

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENTJ1036 U.S. PRO
09/777954

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

2000年 9月22日

出 願 番 号

Application Number:

特願2000-289373

出 願 人

Applicant (s):

三菱電機株式会社


#4
Priority
Pop
4/26/01

CERTIFIED COPY OF
PRIORITY DOCUMENT

2000年10月13日

特許庁長官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2000-3084746

【書類名】 特許願

【整理番号】 526014JP01

【提出日】 平成12年 9月22日

【あて先】 特許庁長官殿

【国際特許分類】 G05B 19/05
G06F 9/06

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会
社内

【氏名】 南出 英明

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会
社内

【氏名】 田中 輝明

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会
社内

【氏名】 塩本 佳子

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会
社内

【氏名】 南角 茂樹

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100089118

【弁理士】

【氏名又は名称】 酒井 宏明

【手数料の表示】

【予納台帳番号】 036711

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9803092

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 プログラマブルコントローラおよび制御プログラム開発支援装置

【特許請求の範囲】

【請求項1】 制御プログラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこなうプログラマブルコントローラにおいて、
前記実行コードを記憶する記憶手段と、
パイプラインロジックやキャッシュ等の高速化実装手段を搭載するとともに、
前記実行コードによって直接実行される汎用マイクロプロセッサと、
を備えたことを特徴とするプログラマブルコントローラ。

【請求項2】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、

前記制御プログラムを、パイプラインロジックやキャッシュ等の高速化実装手段を搭載した汎用マイクロプロセッサにおいて直接実行可能な実行コードにコンパイルするコンパイル手段を備えたことを特徴とする制御プログラム開発支援装置。

【請求項3】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、

前記制御プログラムを複数のブロックに分割する制御プログラム分割手段と、
前記複数のブロックのすべてまたは一部をプログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、
を備えたことを特徴とする制御プログラム開発支援装置。

【請求項4】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、

前記制御プログラムを複数のブロックに分割する制御プログラム分割手段と、
前記複数のブロックのすべてまたは一部を、当該ブロック毎に、汎用コンピュ

ータ用高級言語で記述された高級言語制御プログラムに変換する制御プログラム変換手段と、

前記ブロック毎に対応する汎用コンピュータ用高級プログラミング言語のすべてまたは一部をプログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、

を備えたことを特徴とする制御プログラム開発支援装置。

【請求項 5】 前記プログラマブルコントローラは、パイプラインロジックやキャッシュ等の高速化実装手段を搭載する汎用マイクロプロセッサを備えたことを特徴とする請求項 3 または 4 に記載の制御プログラム開発支援装置。

【請求項 6】 前記制御プログラムは、ラダーダイアグラムまたはラダーダイアグラムから生成されたインストラクションリストであり、

前記制御プログラム分割手段は、前記ラダーダイアグラム内の所定のラングにおいて複数のブロックに分割して、当該ブロック毎にプログラムファイルを生成することを特徴とする請求項 3、4 または 5 に記載の制御プログラム開発支援装置。

【請求項 7】 前記制御プログラムは、ラダーダイアグラムまたはラダーダイアグラムから生成されたインストラクションリストであり、

前記制御プログラム分割手段は、前記ラダーダイアグラム内のジャンプ命令に対するジャンプ先となる所定のラングにおいて複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成することを特徴とする請求項 3、4 または 5 に記載の制御プログラム開発支援装置。

【請求項 8】 前記制御プログラムは、ラダーダイアグラムまたはラダーダイアグラムから生成されたインストラクションリストであり、

前記制御プログラム分割手段は、前記ラダーダイアグラムにおいて共通の入力デバイスまたは出力デバイスに対する命令を含んだラングのすべてまたは一部を抽出し、抽出したラングのすべてまたは一部により一つのブロックを構成するとともに当該ブロック毎にプログラムファイルを生成することを特徴とする請求項 3、4 または 5 に記載の制御プログラム開発支援装置。

【請求項 9】 前記制御プログラムを、参照されない変数の排除、冗長コー

ドの排除、共通の入力デバイスや出力デバイスに対する命令を局所的に配置するためのコードの並べ替え等をおこなうことによって最適なコード体系に再構築する最適化フィルタ手段を備え、

前記最適化フィルタ手段により最適化された制御プログラムをあらためて前記制御プログラムとすることを特徴とする請求項2～8のいずれか一つに記載の制御プログラム開発支援装置。

【請求項10】 処理時間が既知であるサンプルプログラムと前記実行コードに対応する制御プログラムとを対応付けた対応表を有し、当該対応表に基づいてプログラマブルコントローラにおけるシーケンス処理実行時間を見積もる処理時間概算手段を備えたことを特徴とする請求項2～9のいずれか一つに記載の制御プログラム開発支援装置。

【請求項11】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、

前記制御プログラムを汎用コンピュータ用高級プログラミング言語で記述された高級プログラミング言語制御プログラムに変換する制御プログラム変換手段と

前記高級プログラミング言語制御プログラムを構成するソースコード内において、前記インストラクションリストを構成する各行に対応した部分に当該行番号を示すコードを挿入してデバッグ用制御プログラムを生成するデバッグコード生成手段と、

前記デバッグ用制御プログラムをステップ実行することにより前記インストラクションリストの各行と前記高級プログラミング言語制御プログラムの実行部分とを対応付けて表示するデバッグ実行手段と、

を備えたことを特徴とする制御プログラム開発支援装置。

【請求項12】 制御プログラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこなうプログラマブルコントローラにおいて

前記実行コードを記憶する第1の記憶手段と、

前記第1の記憶手段に記憶されている実行コードと新たな実行コードとの差分データを記憶する第2の記憶手段と、

前記実行コードにより直接実行されるマイクロプロセッサと、

前記差分データに基づいて、所定のタイミングで、現在実行中の実行コードを新たな実行コードに変更するとともに、変更後の実行コードを継続的に実行させるパッチ処理手段と、

を備えたことを特徴とするプログラマブルコントローラ。

【請求項13】 制御プログラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこなうプログラマブルコントローラにおいて、

前記実行コードを記憶する記憶手段と、

前記実行コードにより直接実行されるマイクロプロセッサと、

を備え、

前記実行コードは、前記制御プログラムの圧縮により生成されたバイナリデータを含むことを特徴とするプログラマブルコントローラ。

【請求項14】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、

前記制御プログラムを圧縮して圧縮ファイルを生成する圧縮手段と、

前記圧縮ファイルを前記制御プログラムのコード体系に変換した圧縮データを生成するコード変換手段と、

前記制御プログラムと前記圧縮データとを結合するとともに、当該結合結果を、プログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、

を備えたことを特徴とする制御プログラム開発支援装置。

【請求項15】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムに基づいて、シーケンス処理をおこなうプログラマブルコントローラにおいて、

前記制御プログラムを記憶する記憶手段と、

前記制御プログラムに使用されている各命令の出現頻度をカウントする命令カウント手段と、

前記命令カウント手段によってカウントされた結果から、出現頻度の高い順に命令を列挙したパターンマッチング表を作成するパターンマッチング表作成手段と、

前記制御プログラムを、前記パターンマッチング表に列挙されている命令順にパターンマッチングしつつ、前記プログラマブルコントローラにおいて直接実行可能な実行コードにインタプリティングしつつ実行するインタプリティング手段と、

を備えたことを特徴とするプログラマブルコントローラ。

【請求項 1 6】 ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、

前記制御プログラムに使用されている各命令の出現頻度をカウントする命令カウント手段と、

前記命令カウント手段によってカウントされた結果から、出現頻度の高い順に命令を列挙したパターンマッチング表を作成するパターンマッチング表作成手段と、

前記制御プログラムを、前記パターンマッチング表に列挙されている命令順にパターンマッチングしつつ、前記プログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、

を備えたことを特徴とする制御プログラム開発支援装置。

【請求項 1 7】 前記請求項 2 ～ 1 1、1 4 および 1 6 のいずれか一つに記載の制御プログラム開発支援装置を備えたことを特徴とする請求項 1、1 2、1 3 または 1 5 に記載のプログラマブルコントローラ。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

この発明は、インストラクションリストやラダーダイヤグラム等の制御プログ

ラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこなうプログラマブルコントローラと上記制御プログラムのコンパイルやデバッグ等をおこなう制御プログラム開発支援装置に関するものである。

【0002】

【従来の技術】

産業界の現場、特に生産現場においては規模の大小に関わらず生産設備や生産方式が激変してきており、生産のための設備や装置における電気系制御機器の範囲も年々増加してきている。そこで、そのような環境の中で、如何に機械系と連携を取り、如何に合理的にコストパフォーマンスを高め、高速にかつ取り扱いやすいユーザインターフェースを実現させるかが重要となっている。

【0003】

これを成功させる手法の一つとして、プログラマブルコントローラ（PC）およびそれを制御するための開発環境が実用化されている。プログラマブルコントローラは、プログラマブルロジックコントローラ（PLC）やシーケンサとも呼ばれており、一般に、シーケンス処理用の特別な制御プログラムの記述にしたがって動作する。

【0004】

シーケンス処理は、各種センサや各種スイッチ等の入力デバイスから信号を入力し、入力した信号の状態に応じて、または特定の順番によって、表示機器や電磁リレー等の出力デバイスに対して制御信号を送出することを基本的な流れとしている。すなわち、制御プログラムは、このシーケンス処理の流れを記述したものである。

【0005】

一般に、この制御プログラムは、パーソナルコンピュータ等の汎用コンピュータやプログラムローダ（以下、制御プログラム開発支援装置と称する。）で開発され、プログラマブルコントローラへは、通信インターフェースを介して転送される。

【0006】

制御プログラムを記述する言語のうち代表的なものとして、ラダーダイヤグラ

ム方式、ファンクションブロックダイアグラム方式、構造化言語 (Structured Text) 方式および SFC (Sequential Function Chart) 方式が知られている。特に、ラダーダイアグラム方式は、回路図がはしご状に描かれ、両端の垂直な二つの線が動力をシンボリックに表わし、その間で水平に結ぶ平行な線上にリレー接点回路の動力の流れが示される方式であり、最も広く使用されている言語である。

【0007】

このラダーダイアグラム方式では、制御プログラム開発支援装置を用いて、まず、上記したように人間が直感的に理解しやすい図記号の配置によってシーケンス処理の流れを表現し、つづいて、制御プログラム開発支援装置のコンバータ等により、この図記号の配置を、プログラマブルコントローラが解釈できるニーモニックコードで表したインストラクションリストに変換する。

【0008】

よって、プログラマブルコントローラは、このインストラクションリストを受信し、そのインストラクションリストが示す命令にしたがったシーケンス処理を実行する形態を採用している場合がある。この場合、プログラマブルコントローラは、受信したインストラクションリストを一行ずつインタプリティングすること、すなわちプログラマブルコントローラに搭載されたマイクロプロセッサにおいて直接実行可能なコードに変換することで逐次的に制御プログラムを実行する。以下において、このプログラマブルコントローラをインタプリタ型プログラマブルコントローラと称する。

【0009】

また、他のプログラマブルコントローラとして、プログラマブルコントローラに搭載されたマイクロプロセッサにおいて直接実行可能な実行コードを、制御プログラム開発支援装置から受信して実行するコンパイル型プログラマブルコントローラも実用化されている。このコンパイル型プログラマブルコントローラを利用する形態では、制御プログラム開発支援装置にコンパイラを備えており、制御プログラム開発支援装置は、そのコンパイラによってラダーダイアグラムを直接、または一旦インストラクションリストに変換した後、上記マイクロプロセッサ

において直接実行可能な実行コードにコンパイルし、その実行コードをプログラマブルコントローラに転送する。

【0010】

ところが、上記した制御プログラムは、プログラマブルコントローラのベンダーや機種に依存しており、同じシーケンス処理を、同一のソースコードの制御プログラムを使用して、異なる機種のプログラマブルコントローラ間で実行することはできなかった。そのため、制御プログラムの新たな開発や新機種または異機種のプログラマブルコントローラへの移植作業が必要となり、過去の制御プログラムの資産を活用することが困難であった。

【0011】

そこで、制御プログラムを、ラダーダイアグラムやインストラクションリスト等の従来のシーケンス処理用の言語ではなく、パーソナルコンピュータで用いられる高級プログラミング言語で記述し、その高級プログラミング言語をコンパイラによってコンパイルすることにより実行コードを得る方法が提案されている。

【0012】

例えば、特開平7-295612号に開示の「高級言語シーケンス命令プログラム生成装置および汎用シーケンサ」によれば、高級言語シーケンス命令プログラム生成装置が、翻訳プログラムによってシーケンス命令言語シーケンス命令プログラムを高級言語シーケンス命令プログラムに翻訳し、高級言語シーケンス命令プログラム生成装置が、その高級言語シーケンス命令プログラムをコンパイルして実行形式シーケンス命令プログラム生成する。または、汎用シーケンサが、上記高級言語シーケンス命令プログラムを順にインタプリティングしながら実行する。これにより、シーケンサのベンダーや機種を問わず、同じ制御プログラムによって、シーケンス制御を実行することができる。

【0013】

また、プログラムコントローラに記憶された制御プログラムの内容を更新する方法として、二つの方法が知られている。一つは、プログラマブルコントローラに新規に制御プログラムを転送する場合と同様の手順で、制御プログラム開発支援装置が、停止状態にあるプログラマブルコントローラに対して制御プログラム

を転送し、プログラマブルコントローラはその制御プログラムの受信が完了した後に、実行処理に移行するという方法である。

【0014】

もう一つは、プログラマブルコントローラは、実行中の制御プログラムの内容を、実行状態を継続しつつ新しい制御プログラムの内容に置き換える方法（以下、RUN中書き込み方法と称する。）である。通常、プログラマブルコントローラは、実行すべき各命令に一对一に対応したバイナリコード列のループを繰り返しインタプリティングして実行することで動作しているが、この方法は、まず、空いているメモリ空間に新しい制御プログラムを読み込み、読み込み完了後、上記ループの開始または終了タイミングにおいて、元の制御プログラムの実行を停止するとともに新しい制御プログラムの実行を開始することで実現される。

【0015】

なお、上記した制御プログラム開発支援装置によって実現される制御プログラムの開発やデバッグと、プログラマブルコントローラのシーケンス処理とを一つの装置で実現した、いわゆるソフトウェアプログラマブルコントローラも実用化されている。このソフトウェアプログラマブルコントローラの装置構成は、汎用コンピュータの装置構成と同等であり、外部の入力デバイスおよび出力デバイスに対するシーケンス処理をソフトウェア的に実現している。

【0016】

【発明が解決しようとする課題】

しかしながら、上述したような従来のプログラマブルコントローラおよび制御プログラム開発支援装置には、以下の問題点がある。

【0017】

第1に、近年においてパーソナルコンピュータ等の汎用コンピュータに搭載されるマイクロプロセッサ（以下、汎用マイクロプロセッサと称する。）が高機能かつ高速に動作し、また安価に入手できることから、従来のプログラマブルコントローラに搭載されたマイクロプロセッサをASIC（Application Specific IC）によって開発する利点が薄れつつあるという問題がある。

【 0 0 1 8 】

特に、汎用マイクロプロセッサでは、1次キャッシュおよび2次キャッシュを備えるとともに、パイプライン処理、スーバスケーラ処理およびアウトオブオーダー処理等の高速化実装技術によって構築されており、その汎用マイクロプロセッサにおいて直接実行可能な実行コードもまた、上記高速化実装技術を最大限に生かして最適なコード体系となるような実行コードに変換するコンパイラによって生成されている。

【 0 0 1 9 】

このような汎用コンピュータのコンパイラの多くは、ユーザが理解しやすい高級プログラミング言語によって記述されたプログラムをコンパイルするので、そのようなコンパイラを含めて、プログラマブルコントローラに汎用プロセッサを搭載してシーケンス処理を実行させることは大きな利点がある。ところが、汎用コンピュータでは、プログラム開発の出発点を高級プログラミング言語の記述としているので、プログラマブルコントローラにおいて使用されてきたラダーダイヤグラムやインストラクションリスト等の制御プログラム、すなわちシーケンス処理の過去の資産を活用することはできないという問題が生じてしまう。

【 0 0 2 0 】

第2に、入力デバイスと出力デバイスの多様化およびシーケンス処理の複雑化にともない、制御プログラムが長大化する傾向にあり、その開発、コンパイル、インタプリティングおよびデバッグに多くの時間を要しているという問題がある。

【 0 0 2 1 】

第3に、コンパイル型のプログラマブルコントローラでは、実行コードを受け取って直接シーケンス処理に移行するため、元の制御プログラムの各命令単位または処理ブロック単位に対応する実際の処理時間を見積もることが困難であるという問題がある。

【 0 0 2 2 】

第4に、上記した特開平7-295612号に開示の「高級言語シーケンス命令プログラム生成装置および汎用シーケンサ」は、インストラクションリスト等

の制御プログラムで記述されたソースファイルを例えばC言語のような高級プログラミング言語のソースファイルに変換してオブジェクトファイルを生成するが、その高級プログラミング言語のソースファイルのみを修正した場合、元の制御プログラムのソースファイルは、その修正によって変化しないため、二つの同じシーケンス処理を示すソースファイル間において整合がとれないという問題がある。

【 0 0 2 3 】

特に、制御プログラムを高級プログラミング言語で開発することのできる制御プログラム開発支援装置において、例えばデバッグングツールを用いてステップ実行をおこなおうとする場合、高級プログラミング言語での1行としてはステップ実行可能ではあるが、高級プログラミング言語に変換される前のインストラクションリスト等の言語形態に対しては、1行ごとのステップ実行をおこなうことができない。

【 0 0 2 4 】

また、一般的に、プログラマブルコントローラが稼動している現場では、高級プログラミング言語を直接操作できる制御プログラム開発支援装置を設置していないことが多く、シーケンス処理に不具合が生じた場合や制御プログラムの簡単な修正が生じた場合には、インストラクションリスト等のシーケンス処理用の言語のみが利用可能な簡易な制御プログラム開発支援装置を持ち込んで、デバッグ作業をおこなうことがある。すなわち、この場合には、上記問題が顕著となる。これに対応するためには、すべての現場において、高級プログラミング言語を直接操作できる制御プログラム開発支援装置を準備する必要があり、それにかかるコストが多大となってしまう。

【 0 0 2 5 】

第5に、上記したRUN中書き込み方法の実現は、新たな制御プログラムを読み込むために、現在実行中である制御プログラムが読み込まれているメモリと同等なサイズを有するメモリを別途用意しておかなければならないという問題がある。一般的にハードウェア部品においてメモリは高価なため、このRUN中書き込み方法を実現するためには、メーカーまたはユーザが多くの投資を支払わなけれ

ばならない。

【0026】

第6に、上記したコンパイル型の制御プログラム開発支援装置においては、一般に、最終的に生成した実行コードから元のインストラクションリスト等の制御プログラムを復元することは不可能であるという問題がある。そのため、例えば、プログラマブルコントローラと制御プログラム開発支援装置とが別筐体であり、かつプログラマブルコントローラと制御プログラム開発支援装置とがオフラインで隔離されている場合には、元の制御プログラムと実際に実行されている実行コードとは別場所に保管されることになる。

【0027】

特に、コンパイル型の制御プログラム開発支援装置においては、その制御プログラム開発支援装置側で制御プログラムのソースファイルを消失した場合には、そのインストラクションリスト等の制御プログラムを復元することはできず、デバッグ作業が不可能となり、その場合、制御プログラムを一から書き直さなければならなかった。

【0028】

また、制御プログラムのソースファイルを消失していない場合であっても、現場にて動作中のプログラマブルコントローラの処理内容を変更する場合には、元の制御プログラムのソースファイルを保存している制御プログラム開発支援装置にアクセスし、そのファイルを取り出さなければならないという煩雑さがあった。

【0029】

第7に、上記したプログラマブルコントローラまたは制御プログラム開発支援装置は、インタプリタ型であれ、コンパイル型であれ、ユーザが記述した制御プログラムの処理内容を逐次解釈する部分が存在するが、処理内容の解釈手順は必ずしも効率的とはいえないという問題がある。その逐次解釈をおこなう部分（以下、命令解釈手段と称する。）は、インタプリタ型のプログラマブルコントローラでは、実行時に制御プログラムを構成する各データを読み込み、それがどの命令の実行を指定しているかを解釈する部分であり、コンパイル型の制御プログラ

ム開発支援装置では、制御プログラムを逐次読み込んで解釈し、それを適当な出力フォーマットに変換する部分である。

【0030】

命令解釈手段は、一般的に、入力されたデータに対し、解釈側で保有しているパターンとそのデータを比較し、それが適合（マッチ）した場合に、あらかじめ埋め込まれた動作（アクション）を実行する構造で記述されている。従って、この命令解釈手段のパターンマッチングの時間は、インタプリタ型ではその実行時、コンパイル型ではコンパイル時に多くの時間が必要となり、両者とも生産性を阻害する要因になっている。

【0031】

この発明は上記問題点を解決するためになされたもので、第1に、より高速なシーケンス処理の実現と安価に入手できるという利点を有する汎用マイクロプロセッサを搭載したプログラマブルコントローラと、インストラクションリスト等の制御プログラムから、汎用マイクロプロセッサにおいて直接実行可能な実行コードを生成する制御プログラム開発支援装置とを得ることを目的とする。

【0032】

第2に、インストラクションリスト等の制御プログラムを、所定の位置で分割し、分割したブロックごとにファイルを生成することで、再コンパイル等をおこなう部分を最小限に抑えることができる制御プログラム開発支援装置またはプログラマブルコントローラを得ることを目的とする。

【0033】

第3に、処理時間が既知のサンプルプログラムを用意することで、制御プログラムの実行処理を見積もることができる制御プログラム開発支援装置またはプログラマブルコントローラを得ることを目的とする。

【0034】

第4に、中間的に生成される高級プログラミング言語のソースファイルと実際の制御プログラムのソースファイルとの整合性を図りつつ、両ソースファイルに対するデバッグが可能な制御プログラム開発支援装置またはプログラマブルコントローラを得ることを目的とする。

【 0 0 3 5 】

第 5 に、制御プログラムのうち変更箇所のみが記述された差分データに基づいて実行中の実行コードを新たな実行コードに自動置換するプログラマブルコントローラを得ることを目的とする。

【 0 0 3 6 】

第 6 に、制御プログラムのソースファイルを圧縮して実行コードに挿入することにより、制御プログラムと実行コードの一元化を図ることができる制御プログラム開発支援装置およびプログラマブルコントローラを得ることを目的とする。

【 0 0 3 7 】

第 7 に、命令解釈部において、制御プログラム中に多く使用されている命令を優先的にパターンマッチング対象とすることにより、コンパイルやインタプリティング等の逐次命令解釈に要する時間の短縮化を図ることができる制御プログラム開発支援装置およびプログラマブルコントローラを得ることを目的とする。

【 0 0 3 8 】

【課題を解決するための手段】

上述した課題を解決し、目的を達成するため、この発明にかかるプログラマブルコントローラにあっては、制御プログラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこなうプログラマブルコントローラにおいて、前記実行コードを記憶する記憶手段と、パイプラインロジックやキャッシュ等の高速化実装手段を搭載するとともに前記実行コードによって直接実行される汎用マイクロプロセッサと、を備えたことを特徴とする。

【 0 0 3 9 】

この発明によれば、高速化実装手段を搭載した汎用マイクロプロセッサを備えるとともに、受信した実行コードが、その汎用マイクロプロセッサの高速化実装手段を用いて実行されるように最適化されているので、パーソナルコンピュータ等を使用される汎用マイクロプロセッサのパイプライン、スーパスカラ、アウトオブオーダー等の高速処理によってシーケンス動作を実行することができる。

【 0 0 4 0 】

つぎの発明にかかる制御プログラム開発支援装置にあっては、ラダーダイヤグ

ラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、前記制御プログラムを、パイプラインロジックやキャッシュ等の高速化実装手段を搭載した汎用マイクロプロセッサにおいて直接実行可能な実行コードにコンパイルするコンパイル手段を備えたことを特徴とする。

【 0 0 4 1 】

この発明によれば、シーケンス制御用の言語で記述された制御プログラムを、高速化実装手段を搭載した汎用マイクロプロセッサで実行できる実行コードにコンパイルするので、そのような汎用マイクロプロセッサを具備したプログラマブルコントローラにその実行コードを送信することで、パイプライン、スーパスカラ、アウトオブオーダ等の高速処理によるシーケンス動作を実行させることができるとともに、コンパイル手段を変更することで、様々な汎用マイクロプロセッサに対応した実行コードを得ることができる。

【 0 0 4 2 】

つぎの発明にかかる制御プログラム開発支援装置にあつては、ラダーダイアグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、前記制御プログラムを複数のブロックに分割する制御プログラム分割手段と、前記複数のブロックのすべてまたは一部をプログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、前記実行コードを前記プログラマブルコントローラに送信する通信インターフェースと、を備えたことを特徴とする。

【 0 0 4 3 】

この発明によれば、制御プログラムを複数のブロックに分割して、分割したブロック毎にコンパイルして最終的な実行コードを得ることができるので、長大な一本の制御プログラムであっても、変更の生じた一部分だけを再コンパイルすることで実行コードを生成することができる。

【 0 0 4 4 】

つぎの発明にかかる制御プログラム開発支援装置にあつては、ラダーダイアグ

ラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、前記制御プログラムを複数のブロックに分割する制御プログラム分割手段と、前記複数のブロックのすべてまたは一部を、当該ブロック毎に、汎用コンピュータ用高級言語で記述された高級言語制御プログラムに変換する制御プログラム変換手段と、前記ブロック毎に対応する汎用コンピュータ用高級言語のすべてまたは一部をプログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、を備えたことを特徴とする。

【0045】

この発明によれば、制御プログラムを複数のブロックに分割して、分割したブロックのそれぞれを汎用コンピュータ用高級言語に変換する。そして、各ブロックに対応する汎用コンピュータ用高級言語のプログラムをコンパイルして最終的な実行コードを得ることができるので、長大な一本の制御プログラムであっても、変更の生じた一部分だけを再コンパイルすることで実行コードを生成することができるとともに、コンパイラとして従来の汎用コンピュータ用高級言語用のコンパイラを使用することができる。

【0046】

つぎの発明にかかる制御プログラム開発支援装置にあっては、上記発明において、前記プログラマブルコントローラが、パイプラインロジックやキャッシュ等の高速化実装手段を搭載する汎用マイクロプロセッサを備えたことを特徴とする。

【0047】

この発明によれば、パーソナルコンピュータ等に使用される汎用マイクロプロセッサを搭載したプログラマブルコントローラに対して実行コードを生成するので、パイプライン、スーパスカラ、アウトオブオーダー等の高速処理によるシーケンス動作を実行させることができる。

【0048】

つぎの発明にかかる制御プログラム開発支援装置にあっては、上記発明において、前記制御プログラムが、ラダーダイヤグラムまたはラダーダイヤグラムから

生成されたインストラクションリストであり、前記制御プログラム分割手段が、前記ラダーダイアグラム内の所定のラングにおいて複数のブロックに分割して、当該ブロック毎にプログラムファイルを生成することを特徴とする。

【0049】

この発明によれば、制御プログラム分割手段が、ラダーダイアグラム内の所定のラングの切れ目において複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成するので、入力から出力までの一連の回路ブロックを単位としてプログラムファイルを管理することができるとともに、コンパイル時における入出力デバイス値を保有するレジスタ変数の最適割り当てが分割によって阻害されるという事態を低減させることができる。特に、高速化実装手段を搭載したマイクロプロセッサに対しては、複数のラングの集まりで一つのブロックを構成することで、コンパイラのレジスタ利用効率の向上や最小演算割り当ての最適化機能を活用することができる。

【0050】

つぎの発明にかかる制御プログラム開発支援装置にあっては、上記発明において、前記制御プログラムが、ラダーダイアグラムまたはラダーダイアグラムから生成されたインストラクションリストであり、前記制御プログラム分割手段が、前記ラダーダイアグラム内のジャンプ命令に対するジャンプ先となる所定のラングにおいて複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成することを特徴とする。

【0051】

この発明によれば、制御プログラム分割手段が、ラダーダイアグラム内の所定のラングの切れ目であってかつジャンプ命令に対するジャンプ先となる位置において複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成するので、コンパイラの最適化に影響を与えないとともに、分割後のプログラムファイルをサブルーチンとして管理することができる。

【0052】

つぎの発明にかかる制御プログラム開発支援装置にあっては、上記発明において、前記制御プログラムが、ラダーダイアグラムまたはラダーダイアグラムから

生成されたインストラクションリストであり、前記制御プログラム分割手段が、前記ラダーダイアグラムにおいて共通の入力デバイスまたは出力デバイスに対する命令を含んだラングのすべてまたは一部を抽出し、抽出したラングのすべてまたは一部により一つのブロックを構成するとともに当該ブロック毎にプログラムファイルを生成することを特徴とする。

【0053】

この発明によれば、制御プログラム分割手段が、ラダーダイアグラムにおいて共通の入力デバイスまたは出力デバイスに対する命令を含んだラングのすべてまたは一部を抽出し、抽出したラングのすべてまたは一部を一つのブロックとして複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成するので、特定のデバイスに対する制御プログラムの変更が生じた際に、その部分に該当するプログラムファイルのみを変更して再コンパイルして実行コードを得ることができる。

【0054】

つぎの発明にかかる制御プログラム開発支援装置にあつては、上記発明において、前記制御プログラムを、参照されない変数の排除、冗長コードの排除、共通の入力デバイスや出力デバイスに対する命令を局所的に配置するためのコードの並べ替え等をおこなうことによって最適なコード体系に再構築する最適化フィルタ手段を備え、前記最適化フィルタ手段により最適化された制御プログラムをあらためて前記制御プログラムとすることを特徴とする。

【0055】

この発明によれば、制御プログラムを、コンパイルする前段において、一旦、参照されない変数の排除、冗長コードの排除、並べ替え等をおこなうことによって最適なコード体系に再構築するので、最適化されたコードにより構成された制御プログラムをコンパイル手段に提供することができる。

【0056】

つぎの発明にかかる制御プログラム開発支援装置にあつては、上記発明において、処理時間が既知であるサンプルプログラムと前記実行コードに対応する制御プログラムとを対応付けた対応表を有し、当該対応表に基づいてプログラマブル

コントローラにおけるシーケンス処理実行時間を見積もる処理時間概算手段を備えたことを特徴とする。

【 0 0 5 7 】

この発明によれば、処理時間が既知であるサンプルプログラムと実行コードに対応する制御プログラムとを対応付けた対応表から、シーケンス処理実行時間を見積もることができるので、従来困難であった制御プログラム内の各インストラクションの処理時間を知得することが可能となる。

【 0 0 5 8 】

つぎの発明にかかる制御プログラム開発支援装置にあっては、ラダーダイアグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、前記制御プログラムを汎用コンピュータ用高級言語で記述された高級言語制御プログラムに変換する制御プログラム変換手段と、前記高級言語制御プログラムを構成するソースコード内において、前記インストラクションリストを構成する各行に対応した部分に当該行番号を示すコードを挿入してデバッグ用制御プログラムを生成するデバッグコード生成手段と、前記デバッグ用制御プログラムをステップ実行することにより前記インストラクションリストの各行と前記高級言語制御プログラムの実行部分とを対応付けて表示するデバッグ実行手段と、を備えたことを特徴とする。

【 0 0 5 9 】

この発明によれば、インストラクションリストとそのインストラクションリストを変換することで得られた高級言語制御プログラムとの実行部分に対応付けてステップ実行できるとともにその部分を表示することができるので、インストラクションリストをコンパイルして得られた実行コードに基づいて動作するプログラマブルコントローラにおいても、ユーザが記述したインストラクションリストのステップ実行レベルで動作確認がおこなえるようになる。

【 0 0 6 0 】

つぎの発明にかかるプログラマブルコントローラにあっては、制御プログラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこ

なうプログラマブルコントローラにおいて、前記実行コードを記憶する第 1 の記憶手段と、前記第 1 の記憶手段に記憶されている実行コードと新たな実行コードとの差分データを記憶する第 2 の記憶手段と、前記実行コードにより直接実行されるマイクロプロセッサと、前記差分データに基づいて、所定のタイミングで、現在実行中の実行コードを新たな実行コードに変更するとともに、変更後の実行コードを継続的に実行させるパッチ処理手段と、を備えたことを特徴とする。

【 0 0 6 1 】

この発明によれば、現在実行されている実行コードと新たな実行コードとの差分データに基づいて、現在実行中の実行コードを、所定のタイミングで新たな実行コードに変更し、変更後の実行コードを継続的に実行させるので、実行コードに変更が生じた場合であっても、実行コードのうち、変更の生じたバイナリコードのみを修正して新たな実行コードに変更することができるとともに、プログラマブルコントローラの実行状態を中断させることなく、新たなシーケンス動作を継続させることができる。

【 0 0 6 2 】

つぎの発明にかかるプログラマブルコントローラにあっては、制御プログラムをコンパイルすることで生成された実行コードに基づいてシーケンス処理をおこなうプログラマブルコントローラにおいて、前記実行コードを記憶する記憶手段と、前記実行コードにより直接実行されるマイクロプロセッサと、を備え、前記実行コードは、前記制御プログラムの圧縮により生成されたバイナリデータを含むことを特徴とする。

【 0 0 6 3 】

この発明によれば、制御プログラムと実行コードとを一元化してプログラマブルコントローラに保持するので、開発やデバッグ時に必要となる制御プログラムを消失した場合や現場のプログラマブルコントローラから直接制御プログラムを操作したい場合において、実行コードからその制御プログラムを取り出すことができる。

【 0 0 6 4 】

つぎの発明にかかる制御プログラム開発支援装置にあっては、ラダーダイヤグ

ラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、前記制御プログラムを圧縮して圧縮ファイルを生成する圧縮手段と、前記圧縮ファイルを前記制御プログラムのコード体系に変換した圧縮データを生成するコード変換手段と、前記制御プログラムと前記圧縮データとを結合するとともに、当該結合結果を、プログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、を備えたことを特徴とする。

【 0 0 6 5 】

この発明によれば、制御プログラムと実際に実行される実行コードとを一元化してあらためて実行コードとして生成するので、開発やデバッグ時に必要となる制御プログラムを消失した場合や現場のプログラマブルコントローラから直接制御プログラムを操作したい場合において、実行コードからその制御プログラムを取り出すことができる。

【 0 0 6 6 】

つぎの発明にかかるプログラマブルコントローラにあつては、ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムに基づいて、シーケンス処理をおこなうプログラマブルコントローラにおいて、前記制御プログラムを記憶する記憶手段と、前記制御プログラムに使用されている各命令の出現頻度をカウントする命令カウント手段と、前記命令カウント手段によってカウントされた結果から、出現頻度の高い順に命令を列挙したパターンマッチング表を作成するパターンマッチング表作成手段と、前記制御プログラムを、前記パターンマッチング表に列挙されている命令順にパターンマッチングしつつ、前記プログラマブルコントローラにおいて直接実行可能な実行コードにインタプリティングしつつ実行するインタプリティング手段と、を備えたことを特徴とする。

【 0 0 6 7 】

この発明によれば、制御プログラムを実行コードにインタプリティングする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうので、インタプリティングの際に、制御プログラムの各命令に適合する実

行コードを迅速に発見することができる。

【 0 0 6 8 】

つぎの発明にかかる制御プログラム開発支援装置にあつては、ラダーダイヤグラムやインストラクションリスト等のシーケンス制御用の言語で記述された制御プログラムを開発するための制御プログラム開発支援装置において、前記制御プログラムに使用されている各命令の出現頻度をカウントする命令カウント手段と、前記命令カウント手段によってカウントされた結果から、出現頻度の高い順に命令を列挙したパターンマッチング表を作成するパターンマッチング表作成手段と、前記制御プログラムを、前記パターンマッチング表に列挙されている命令順にパターンマッチングしつつ、前記プログラマブルコントローラにおいて直接実行可能な実行コードにコンパイルするコンパイル手段と、を備えたことを特徴とする。

【 0 0 6 9 】

この発明によれば、制御プログラムを実行コードにコンパイルする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうので、コンパイルの際に、制御プログラムの各命令に適合する実行コードを迅速に発見することができる。

【 0 0 7 0 】

つぎの発明にかかるプログラマブルコントローラにあつては、上記制御プログラム開発支援装置を備えたことを特徴とする。

【 0 0 7 1 】

この発明によれば、制御プログラムの開発とともにシーケンス処理も可能とする、いわゆるソフトウェアプログラマブルコントローラにおいて、上記した制御プログラム開発支援装置と上記したプログラマブルコントローラの各機能を実現することができる。

【 0 0 7 2 】

【発明の実施の形態】

以下に、この発明にかかるプログラマブルコントローラおよび制御プログラム開発支援装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の

形態によりこの発明が限定されるものではない。

【0073】

実施の形態 1.

まず、実施の形態 1 にかかるプログラマブルコントローラおよび制御プログラム開発支援装置について説明する。実施の形態 1 にかかるプログラマブルコントローラは、高速化実装技術により構築された汎用マイクロプロセッサを搭載したことを特徴としており、実施の形態 1 にかかる制御プログラム開発支援装置は、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラムをコンパイルして、上記汎用マイクロプロセッサにおいて直接実行可能な実行コードを生成することを特徴としている。

【0074】

図 1 は、実施の形態 1 にかかるプログラマブルコントローラの概略構成を示すブロック図である。図 1 において、プログラマブルコントローラ 10 は、実行コードに従ったシーケンス処理を実行する汎用マイクロプロセッサ 11 と、実行コード等を記憶するメモリ 14 と、実行コードであるバイナリファイル等を制御プログラム開発支援装置 20 から受信するとともに必要に応じて上記メモリ 14 内のプログラム等を外部に送信する通信インターフェース 16 と、汎用マイクロプロセッサ 11 による指示に応じて、外部の入力デバイス 21 から信号を入力するとともに外部の出力デバイスに制御信号を出力する入出力制御部 15 と、を備えて構成される。

【0075】

特に、汎用マイクロプロセッサ 11 は、図 1 に示しているように、ストアードプログラム方式等の基本的な演算処理をおこなう CPU コア 12 と、高速化実装技術部 13 と、を備えており、高速化実装技術部 13 では、命令キャッシュおよびデータキャッシュを備えて構築され、2 次キャッシュ、パイプラインロジックおよびスケーラロジックを備えている。すなわち、この汎用マイクロプロセッサ 11 は、パイプライン処理やスーパースケーラ処理の他、アウトオブオーダー、分岐予測、投機実行等の高速化処理が可能なマイクロプロセッサである。なお、図示した汎用マイクロプロセッサ 11 においては、高速化実装技術部 13 を、CP

Uコア12と分離して記載したが、CPUコア12中に、高速化実装技術部13中の各機能ブロックが複数個保有した形態も存在する。

【0076】

また、メモリ14は、汎用マイクロプロセッサ11が演算処理に使用するとともに、実行コードうちの実際の実行部分またはすべてをロードさせておくためのワークメモリや、BIOS (Basic Input Output System) が記録されたROM、実行コードのすべてを保持しておくフラッシュメモリ等の不揮発性メモリ等から構成される。なお、図示しないが、プログラマブルコントローラ10は、実行コード、その他プログラムまたはデータを記憶しておくための磁気ディスク装置やメモリカード等の二次記憶手段を備えることもできる。

【0077】

すなわち、図1に示すプログラマブルコントローラ10は、従来のASICにより構成されたマイクロプロセッサを、高速化実装手段を備えた汎用マイクロプロセッサに置換した点以外は、従来のプログラマブルコントローラの構成を適用することができる。

【0078】

よって、このプログラマブルコントローラ10にシーケンス処理を実行させるには、上記汎用マイクロプロセッサ11において直接実行可能な実行コードが必要となるが、この実行コードは、制御プログラム開発支援装置20によって生成される。

【0079】

制御プログラム開発支援装置20は、プログラマブルコントローラ10と通信可能なインターフェースを備えていれば、パーソナルコンピュータ等の汎用のコンピュータシステムと同構成により実現することができる。

【0080】

特に、この制御プログラム開発支援装置20は、ラダーダイアグラムやインストラクションリストによって記述された制御プログラムのファイルを読み込み、読み込んだファイルのコード体系を、上記汎用マイクロプロセッサ11において

直接実行可能な実行コードにコンパイルするコンパイラを備えている。図2は、実施の形態1にかかる制御プログラム開発支援装置において、実行コードの生成を説明するための説明図である。

【0081】

図2に示すように、制御プログラム開発支援装置20は、既に開発済みまた新規に開発されたラダーダイアグラムやインストラクションリスト等のシーケンス処理用の言語で記述された制御プログラム1を、コンパイラ100に投入することで実行コード9を生成する。コンパイラ100は、ソフトウェアプログラムにより実現してもハードウェアロジックにより実現してもよいが、上記汎用マイクロプロセッサ最適化技術を利用することで、汎用マイクロプロセッサ11の機能を最大限に発揮する実行コードを生成する必要がある。

【0082】

以上に説明したとおり、実施の形態1にかかるプログラマブルコントローラによれば、ASICとして専用のマイクロプロセッサの設計および開発をおこなうことなく、比較的安価で入手しやすい汎用マイクロプロセッサ11を用いてプログラマブルコントローラを構成するとともに、汎用マイクロプロセッサ11の高速化実装技術によってシーケンス処理をより高速に実行することが可能になる。

【0083】

また、実施の形態1にかかる制御プログラム開発支援装置によれば、シーケンス処理用の言語で記述された制御プログラムをコンパイルすることにより、上記した汎用マイクロプロセッサ11において直接実行可能な実行コード9を得ることができるので、汎用マイクロプロセッサ11を搭載したプログラマブルコントローラに対して、実行コード9を転送してシーケンス処理を実行させることができ、過去の制御プログラムの資産を有効に活用することができる。さらに、搭載する汎用マイクロプロセッサ11の種類が異なるプログラマブルコントローラ間に対しても、使用するコンパイラ100を入れ替えることで、実行コード9を得ることができるため、プログラマブルコントローラのメーカーごとまたは機種ごとに制御プログラムを開発する必要がなくなり、同内容のシーケンス処理を記述し

た制御プログラムを一元的に管理することができるとともに、開発時間やデバッグ時間の低減を図ることができる。

【 0 0 8 4 】

実施の形態 2。

つぎに、実施の形態 2 にかかる制御プログラム開発支援装置について説明する。実施の形態 2 にかかる制御プログラム開発支援装置は、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラムを、所定位置で複数のプログラムファイルに分割し、分割したプログラムファイルの個々のみを修正してコンパイルすることができることを特徴としている。

【 0 0 8 5 】

図 3 は、実施の形態 2 にかかる制御プログラム開発支援装置において、制御プログラムの分割をとまなう実行コード生成処理を説明するための説明図である。図 3 に示すように、制御プログラム開発支援装置は、後述する分割アルゴリズムに基づいて、既に開発済みまた新規に開発されたラダーダイアグラムやインストラクションリスト等のシーケンス処理用の言語で記述され、かつ従来において一つのプログラムファイルとして取り扱われていた制御プログラム 1 を、複数の分割プログラム 3-1 ~ 3-N に分割する。

【 0 0 8 6 】

つぎに、分割アルゴリズムについて説明する。制御プログラムを分割する目的は、制御プログラムに変更が生じた際の再コンパイルに要する時間を短縮することであるが、コンパイラ 100 がおこなう最適化の処理に対して、大きな妨げとなるような分割をおこなうべきではない。制御プログラムを分割すると、全く分割をおこなっていない制御プログラムをコンパイルする場合と比べて、完全に最適な実行コードを得ることはできないため、分割に際しては、完全に最適な実行コードに近いコード、すなわち最適化のレベルをできるだけ落とさないコードを出力するような工夫が必要である。

【 0 0 8 7 】

そこで、分割アルゴリズムとしては、(1) 指定ステップごとのラングの切れ目でおこなう方法（以下、ラング分割方法と称する。）、(2) ジャンプ先であ

るサブルーチンでおこなう方法（以下、ジャンプ先分割方法と称する。）、（3）使用されている入力デバイスまたは出力デバイスを機器ごとにひとまとめにする方法（以下、機器分割方法と称する。）の3通りが考えられる。

【0088】

特に、これら3通りの分割アルゴリズムは、いずれもラダーダイアグラムの表現を基礎としているので、ここではまず、ラダーダイアグラムについて説明する。図4は、ラダーダイアグラムの例を示す図である。図4において、インストラクションCM1～CM6は、シーケンス演算で使用するコマンドに対応する。特に、図中、インストラクションCM1、CM2およびCM5は入力を意味し、CM3およびCM6は出力を意味し、CM4は演算処理を意味する。また、ラダーダイアグラムでは、入力から出力までのひとまとまりを一つの回路ブロックに分けて表現され、これはラングと呼ばれている。

【0089】

図4においては、ラングR1とR2の二つのラングが示されている。さらに、各ラングには、インストラクションの処理時間を特定の単位で示したステップ数が付記される。図4中のラングR1では、入力ポートに割り当てられたアドレスへのデータの読み込みに1ステップ、出力ポートに割り当てられたアドレスへのデータの書き出しに1ステップ、アドレス間においてデータを移動させるMOV命令に2ステップかかるため、つぎのラングR2の先頭のステップ数は5となっている。

【0090】

すなわち、ラングR1では、メモリX1およびX2を入力デバイスとしており、メモリY1を出力デバイスとしている。また、ラングR2では、メモリX1を入力デバイスとしており、メモリY10を出力デバイスとしている。

【0091】

（1）ラング分割方法

まず、ラング分割方法について説明する。ラング分割方法は、制御プログラムの分割を、上記したラダーダイアグラムによって表されるラングの切れ目でおこなう方法である。ラングの切れ目で分割することで、コンパイラによるデバイス

のレジスタへの配置を有効に活用し、分割による最適化の効果低減を抑えることができる。

【0092】

シーケンス処理はラングの集まりであると考えることができ、入力デバイスの情報に対して与えられたシーケンス演算をおこない、出力デバイスの値を求めることが、ラングの処理である。よって、シーケンス処理の高速化を図るには、各ラングでの処理を速くする必要がある。また、一つのラングの途中で分割すると、レジスタに配置されているラングの途中までの演算結果を有効に活用することができないことから、制御プログラムの分割をラングの切れ目でおこなうことが好ましい。

【0093】

そこで、コンパイラ100を用いて入力デバイスおよび出力デバイスをできるだけレジスタへ配置することで、高速な演算を実現する。すなわち、コンパイラの最適化機能を利用し、レジスタを積極的に活用する。

【0094】

しかしながら、制御プログラム1をラングの切れ目ごとに細切れにすると、実施の形態1において説明したような汎用マイクロプロセッサの実行コードを生成しようとする場合には、コンパイラ100において、高速化実装技術の一つである最適命令スケジューリングにより、アウトオブオーダー化されたコードを出力するための最適化機能を使用しないことになり、最適化の度合いが減少する。

【0095】

よって、分割後の制御プログラム、すなわち分割プログラム3-1~3-Nは、ある程度のサイズを持っていることが望ましい。そこで、分割する位置を特定のステップ数単位で指定する。例えば、100ステップの倍数毎にラングの切れ目で制御プログラムを分割する。100ステップの倍数のステップの位置がラングの切れ目ではない場合は、その位置の直後のラングの切れ目で分割をおこなう。

【0096】

このようにして生成された分割プログラム3-1~3-Nは、それら分割プロ

グラムごとに独立してコンパイルすることができるように、それぞれ個別のプログラムファイルとして管理される。図5は、ステップ数と分割後ファイルの対応関係を示した表である。図5に示すように、分割プログラムにはそれぞれ分割後ファイル名が付され、さらに、各ファイルには、元の制御プログラム1のどのラングに相当するかを示したステップ数が割り当てられる。

【0097】

制御プログラムに修正の必要が生じた場合には、分割前の制御プログラム1に対して、例えばラダーダイアグラム上での修正作業をおこなうが、上記表は、制御プログラム1において実際に修正された部分のステップ数を抽出し、その修正された部分を含む分割プログラムのファイル名を特定する際に活用される。

【0098】

つぎに、ラング分割方法の具体的な処理の流れについて説明する。図6は、ラング分割方法の処理を示したフローチャートである。図6において、まず、ラング分割方法を実行するコンピュータプログラム等の分割手段が、制御プログラム1であるインストラクションリスト（以下、ILと称する。）、特にラダーダイアグラムを変換して得られたILファイルを、1行読み込む（ステップS101）。読み込んだ1行が、ILファイルの終わりであれば処理を終了する（ステップS102肯定）。

【0099】

一方、読み込んだ1行が、ILファイルの終わりではなく（ステップS102否定）、指定したステップ数以上に相当し、かつラングの切れ目であれば（ステップS103肯定）、新規にファイルを作成して、そのファイルをカレントファイルに設定する（ステップS104）。なお、ラングの切れ目であるか否かは、インストラクションの種類によって判断する。すなわち、出力をおこなうインストラクションの直後に入力をおこなうインストラクションが現れたところがラングの切れ目となる。また、新規に作成するファイルは、ファイル名を連番にするなど、一意の名前になるようにする。

【0100】

そして、読み出した1行を、既に設定されているカレントファイルに書き込み

(ステップ S 1 0 5)、再度ステップ S 1 0 1からの処理を繰り返す。すなわち、読み込んだ1行がラングの切れ目でなければ(ステップ S 1 0 3否定)、または、指定したステップ数に達していなければ、つぎつぎとその1行をカレントファイルに書き込んでいく。これにより、ラングの切れ目であってかつ所定ステップ数の範囲ごとに、ファイルが作成される。このファイルが上記した分割プログラムごとに対応して生成される分割後ファイルである。

【 0 1 0 1 】

(2) ジャンプ先分割方法

つぎに、ジャンプ先分割方法について説明する。ジャンプ先分割方法は、制御プログラムの分割を、上記したラダーダイアグラムによって表されるラングの切れ目であって、かつジャンプ命令のジャンプ先となるサブルーチンでおこなう方法である。これにより、ジャンプ命令に影響のある最適化に対して配慮することができる。

【 0 1 0 2 】

図7は、ジャンプ先ラベル名と分割後ファイルの対応関係を示した表である。図7に示すように、分割プログラムにはそれぞれ分割後ファイル名が付され、さらに、各ファイルには、ジャンプ命令のジャンプ先を示すラベル名が割り当てられる。

【 0 1 0 3 】

図7に示す表も、図5に示した表と同様に、制御プログラム1において実際に修正された部分を含むサブルーチンのラベル名を抽出し、そのサブルーチンに相当する分割プログラムのファイル名を特定する際に活用される。

【 0 1 0 4 】

つぎに、ジャンプ先分割方法の具体的な処理の流れについて説明する。図8は、ジャンプ先分割方法の処理を示したフローチャートである。図8において、まず、ジャンプ先分割方法を実行するコンピュータプログラム等の分割手段が、制御プログラム1であるIL、特にラダーダイアグラムを変換して得られたILファイルを、1行読み込む(ステップ S 2 0 1)。読み込んだ1行が、ILファイルの終わりであれば処理を終了する(ステップ S 2 0 2肯定)。

【0105】

一方、読み込んだ1行が、ILファイルの終わりではなく（ステップS202否定）、ラングの切れ目であり、かつジャンプ先ラベルであれば（ステップS203肯定）、新規にファイルを作成して、そのファイルをカレントファイルに設定する（ステップS204）。なお、ラングの切れ目であるか否かの判断およびファイル名の決定方法は、上述したラング分割方法と同様である。

【0106】

そして、読み出した1行を、既に設定されているカレントファイルに書き込み（ステップS205）、再度ステップS201からの処理を繰り返す。すなわち、読み込んだ1行がラングの切れ目でなくかつジャンプ先のサブルーチンの先頭でなければ、つぎつぎとその1行をカレントファイルに書き込んでいく。これにより、ジャンプ先のラベル名が付されている間ごとに、ファイルが作成される。このファイルが上記した分割プログラムごとに対応して生成される分割後ファイルである。

【0107】

（3）機器分割方法

つぎに、機器分割方法について説明する。シーケンス処理では、一般に、製造ライン等を構成する複数の機器ごとに、使用している入力デバイスおよび出力デバイスは異なる。製造現場において生じる制御プログラムの変更は、複数の機器のうち、ある機器に接続された入力デバイスを変更するなど機器に依存することが多いという特性を有している。そこで、機器分割方法では、機器ごとに対応するラングをひとまとまりにしてファイルに出力する。

【0108】

つぎに、機器分割方法の具体的な処理の流れについて説明する。図9は、機器分割方法の処理を示したフローチャートである。図9において、まず、上述したラング分割方法と同様に、ラングの切れ目であって、かつ同一の機器におけるシーケンス処理を示すラングを抽出して分類する。そして、機器ごとに分類された複数のラングをひとまとまりとして、それぞれ各機器に対応するファイルを作成する（ステップS301）。

【 0 1 0 9 】

つづいて、これら複数のファイル内においてまたがって使用されている入力デバイスおよび出力デバイスの数を算出する（ステップ S 3 0 2）。算出されたデバイス数が指定数以下であれば、ステップ S 3 0 1 において作成された複数のファイルを、制御プログラム 1 を複数の分割プログラム 3 - 1 ~ 3 - N に分割した結果とする（ステップ S 3 0 3 肯定）。一方、算出されたデバイス数が指定数より大きければ、分割の基準となるラング数の範囲を小さくするなどして、再度、ステップ S 3 0 1 に戻り、機器ごとの分類を繰り返す（ステップ S 3 0 3 否定）。

【 0 1 1 0 】

センサ情報を扱うデバイスなど、デバイスによっては、複数の機器で使用されていることが考えられるため、完全にデバイスが重ならないようなラングで分割することは困難である。しかし、上述したフローチャートに示す処理のように、分割後に分割したファイル間にまたがるデバイスの数を抑制することで、ラング分割方法において説明したような最適化の効果の低減を抑えることができる。なお、上記した機器ごとのラングの分類は、ユーザがおこなってもよい。

【 0 1 1 1 】

よって、実施の形態 2 にかかる制御プログラム開発支援装置では、以上に説明した 3 通りの分割アルゴリズムのいずれかを採用することができる。このような分割アルゴリズムによって生成された複数の分割プログラムのファイルは、制御プログラム 1 に修正が生じた際に、効果的に活用される。

【 0 1 1 2 】

図 1 0 は、制御プログラム 1 に修正が生じた際の実行コード生成処理を説明するための説明図である。図 1 0 に示すように、例えば、制御プログラム 1 の修正により、変更箇所 2 が生じた場合には、その変更箇所 2 を含む分割プログラム 3 - 1 に対応するファイルのみが、コンパイラ 1 0 0 によって再コンパイルされて、その部分のみのオブジェクトファイルを得る。なお、このオブジェクトファイルは、修正前の分割プログラム 3 - 1 に対応するオブジェクトファイルと置換される。

【0113】

そして、リンクによって、この新たに生成されたオブジェクトファイルと、他の既に生成済みのオブジェクトファイル、すなわち変更の生じていない分割プログラムに対応するオブジェクトファイルと、がリンクされることで、新たな実行コード9が生成される。

【0114】

以上に説明したとおり、実施の形態2にかかる制御プログラム開発支援装置によれば、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラム1を、コンパイルに影響がないような位置で複数のプログラムに分割し、それら分割プログラムごとにコンパイルして実行コードを得ることができるので、制御プログラム1に修正が生じた場合であっても、その修正により変更された部分に該当する分割プログラムのみを再度コンパイルするため、そのような修正が生じた場合のコンパイル時間を短縮することができる。特に、プログラマブルコントローラが設置された現場においては、制御プログラム1の修正を要する箇所は特定の部分に集中するため、現場に、ハンディプログラムローダ等の制御プログラム開発支援装置を持ち込んで保守作業をおこなう場合に、その作業時間を短縮させることが可能になる。

【0115】

なお、上記したコンパイラ100は、実施の形態1において説明したように、高速化実装技術により構築された汎用マイクロプロセッサの実行コードを生成するものであってもよい。

【0116】

実施の形態3.

つぎに、実施の形態3にかかる制御プログラム開発支援装置について説明する。実施の形態3にかかる制御プログラム開発支援装置は、実施の形態2において生成された複数の分割プログラムを、コンバータによってそれぞれ高級プログラミング言語で記述されたファイルに変換し、それら高級プログラミング言語のファイルをコンパイルすることで実行コードを得ることを特徴としている。

【0117】

図 1 1 は、制御プログラムの分割と高級プログラミング言語への変換とをともなう実行コード生成処理を説明するための説明図である。図 1 1 に示すように、制御プログラム 1 を複数の分割プログラム 3 - 1 ~ 3 - N に分割するまでの処理は、実施の形態 2 と同様である。

【 0 1 1 8 】

実施の形態 3 にかかる制御プログラム開発支援装置では、それら複数の分割の分割プログラム 3 - 1 ~ 3 - N を、コンバータ 1 0 1 に投入し、それぞれコンバータ 1 0 1 によって、複数の高級プログラミング言語のファイルに変換する点が実施の形態 2 と異なる。特に、図 1 1 では、高級プログラミング言語として C 言語を採用した場合を示しており、分割プログラム 3 - 1 ~ 3 - N は、それぞれ C 言語表現のファイル 4 - 1 ~ 4 - N に変換される。

【 0 1 1 9 】

コンバータ 1 0 1 によって生成された複数の C 言語表現のファイル 4 - 1 ~ 4 - N は、それぞれ独立したプログラムファイルとして取り扱われ、C コンパイラ 1 0 2 に投入される。C コンパイラ 1 0 2 は、これら複数の C 言語表現のプログラムファイルを個々にコンパイルしてオブジェクトファイルを生成し、これにより実行コード 9 が得られる。なお、実行コード 9 は、実際には、C コンパイラ 1 0 2 によって生成された複数のオブジェクトファイルを、図示しないリンカによってリンクされることにより生成される。

【 0 1 2 0 】

図 1 2 は、高級プログラミング言語に一旦変換する場合において、制御プログラム 1 に修正が生じた際の実行コード生成処理を説明するための説明図である。図 1 2 に示すように、例えば、制御プログラム 1 の変更箇所 2 に相当する部分の修正が必要な場合には、その変更箇所 2 を含む分割プログラム 3 - 1 に対応する C 言語表現のプログラムファイル 4 - 1 を直接操作して変更をおこなうことができる。なお、修正の範囲が大きい場合には、制御プログラム 1 を直接変更して、再度分割プログラムを生成してもよい。

【 0 1 2 1 】

修正作業が終わると、C コンパイラ 1 0 2 によって、その変更のあった C 言語

表現のプログラムファイル4-1のみを再コンパイルし、分割プログラム3-1に対応するオブジェクトファイルを得る。なお、このオブジェクトファイルは、修正前の分割プログラム3-1に対応するオブジェクトファイルと置換される。

【0122】

そして、リンカによって、この新たに生成されたオブジェクトファイルと、他の既に生成済みのオブジェクトファイル、すなわち変更の生じていない分割プログラムに対応するオブジェクトファイルと、がリンクされることで、新たな実行コード9が生成される。

【0123】

図11および図12に示した例では、制御プログラム1が、コンバータ101の前段において既に複数の分割プログラム3-1~3-Nに分割されるものとしていたが、複数の分割プログラム3-1~3-Nの生成をおこなわずに、制御プログラム1をC言語等の高級プログラミング言語に変換する際に分割をおこなってもよい。

【0124】

図13は、コンバータが制御プログラム1の分割と高級プログラミング言語への変換をおこなう場合の実行コード生成処理を説明するための説明図である。図13に示すように、分割プログラムは生成されずに、コンバータ103が、制御プログラム1を複数のC言語表現のプログラムファイル4-1~4-Nに分割する。これらプログラムファイル4-1~4-Nは、図11に示したものと同様の内容である。すなわち、コンバータ103の内部処理としては、上述した分割アルゴリズムに従って、一旦、インストラクションリストのコード体系で複数の分割プログラムに分割し、それぞれの分割プログラムに対して高級プログラミング言語の変換をおこなう。

【0125】

図14は、コンバータが制御プログラム1の分割と高級プログラミング言語への変換をおこなう場合において、制御プログラム1に修正が生じた際の実行コード生成処理を説明するための説明図である。図14に示すように、制御プログラム1の変更箇所2に相当する部分の修正が必要な場合には、その変更箇所2を含

む分割プログラムに対応するC言語表現のプログラムファイル4-1を直接操作して変更をおこなうことができる。なお、修正の範囲が大きい場合には、制御プログラム1を直接変更して、再度分割されたC言語表現のプログラムファイルを生成してもよい。

【0126】

修正作業が終わると、Cコンパイラ102によって、その変更のあったC言語表現のプログラムファイル4-1のみを再コンパイルし、オブジェクトファイルを得る。新たな実行コード9の生成については、図12の説明とおりである。

【0127】

以上に説明したとおり、実施の形態3にかかる制御プログラム開発支援装置によれば、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラム1を、コンパイルに影響がないような位置で複数のプログラムに分割し、それら分割プログラムを、さらにC言語等の高級プログラミング言語に変換して実行コードを得るので、実施の形態2において得られる効果を享受することができるとともに、修正が生じた場合、高級プログラミング言語で記述されたプログラムファイルに変更を加えることで目的の実行コードを得ることができ、制御プログラムの開発やデバッグに要する時間をさらに短縮することができる。

【0128】

実施の形態4.

つぎに、実施の形態4にかかる制御プログラム開発支援装置について説明する。実施の形態4にかかる制御プログラム開発支援装置は、インストラクションリスト等の制御プログラムを、実施の形態1～3において説明したコンパイラやコンバータに入力する前に、一旦、最適化フィルタによってコードの再構成をおこなうことで、コンパイラにおいて、よりコンパクトで最適な実行コードが得られることを特徴としている。

【0129】

図15は、実施の形態4にかかる制御プログラム開発支援装置の実行コード生成処理を説明するための説明図である。図15に示すように、制御プログラム1

を、コンパイラ105に投入する前段において、最適化フィルタ104により最適化処理を施す。最適化フィルタ104では、参照されない変数の排除、冗長コードの排除、ロジックの組替え、共通の入力デバイスや出力デバイスに対する命令を局所的に配置するための順序の入れ替え等により、元の制御プログラム1のシーケンス処理内容を変えことなく最適化をおこない、最適化された制御プログラム5を出力する。特に、最適化処理にあたって、制御プログラム1中でアクセスするデバイスや使用する命令を近くに集めることで、プログラムに局所性を持たせることができ、コンパイル後の実行コードの実行効率を向上させることができる。

【0130】

最適化された制御プログラム5から実行コード9を生成するまでの処理の流れについては、実施の形態1～3に示した実行コード生成処理を適用することができるので、ここではその説明を省略する。

【0131】

以上に説明したとおり、実施の形態4にかかる制御プログラム開発支援装置によれば、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラム1に対して、コンパイラ105に投入する前段において、コード体系の再構成をおこなうので、後段のコンパイラ105において、よりコンパクトで最適な実行コード9を生成することができる。

【0132】

実施の形態5.

つぎに、実施の形態5にかかる制御プログラム開発支援装置について説明する。実施の形態5にかかる制御プログラム開発支援装置は、実行処理時間が既知であるサンプルプログラムを用意し、コンパイル前の制御プログラムの開発において、インストラクション等の実際の実行処理時間を見積もることを特徴としている。

【0133】

図16は、実施の形態5にかかる制御プログラム開発支援装置において、インストラクションの例、すなわちサンプルプログラムとそのサイズとその処理時間

とを表した対応表である。図16に示すように、様々なインストラクションを持ち、様々なサイズの制御プログラムのサンプルとそれらの実行処理時間を用意しておく。一般に、コンパイルされることにより生成された実行コードは、処理時間の見積もりが困難であるため、用意したサンプルプログラムの中から最も近いプログラムを選択し、作成した制御プログラムの処理時間の目安とする。なお、図16に示した対応表を用いた処理時間の見積もりは、例えば、開発した制御プログラムにおいて、図16に示すインストラクションが、所定の割合だけ含む部分を、そのインストラクションに近似する部分であると判断することで、コンピュータプログラム等により自動的におこなうこともできる。

【0134】

以上に説明したとおり、実施の形態5にかかる制御プログラム開発支援装置によれば、インストラクションリスト等の制御プログラム1を開発またはデバッグする際に、実際の実行処理時間を見積もることができるので、シーケンス処理全体の処理速度やタイムテーブルの取得が容易となる。

【0135】

実施の形態6.

つぎに、実施の形態6にかかる制御プログラム開発支援装置について説明する。実施の形態6にかかる制御プログラム開発支援装置は、上述した実施の形態3において説明したように、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラムを、一旦、C言語等の高級プログラミング言語に変換する処理体系において、デバッグ作業時に、高級プログラミング言語のデバッグ部分が元の制御プログラムのどの部分に対応するかを知得することができることを特徴としている。

【0136】

ここでは、まず、実行コードを得るための制御プログラム開発環境について説明する。図17は、制御プログラムの開発環境および実行環境を説明するための説明図である。図17に示すように、開発環境30は、エディタ106、コンバータ101、デバッガ110、コンパイラ108およびリンカ107を備えて構成される。エディタ106は、ラダーダイアグラムやインストラクションリスト

、それらを変換して得た高級プログラミング言語のソースリスト等の制御プログラム1を作成するツールである。

【0137】

コンバータ101、コンパイラ108およびリンカ107は、実施の形態1～5において説明したものと同様のツールであり、ここではそれらの説明を省略する。デバッガ110は、作成した制御プログラムをデバッグするツールである。また、実行環境40は、開発環境30において生成された実行コード9を実際に実行する部分であり、これは、コンパイル型のプログラマブルコントローラであっても、制御プログラム開発支援装置上で上記プログラマブルコントローラをシミュレートしたエミュレータであってもよい。

【0138】

実施の形態6にかかる制御プログラム開発支援装置は、特にデバッグ時に作用および効果を有するため、ここでは、上記デバッガ110について詳細に説明する。図18は、デバッグ作業を説明するための説明図である。デバッガ110は、実行中の制御プログラム1内において記述される各デバイスをモニタするモニタリング機能、制御プログラムをステップ実行するステップ実行機能、サンプリングトレース機能、ステータスラッチ機能、変数（すなわち、デバイス）が指定した値になるとブレークするブレーク機能、制御プログラム中にブレークポイントを設定するブレークポイント設定機能を有している。

【0139】

なお、図中、メモリ41は、実施の形態1において説明したプログラマブルコントローラのメモリ14と等価であるが、一般に、制御プログラム開発支援装置では、デバッグ時における実行環境40を上記したエミュレータで実現する場合が多く、その場合には、メモリ41は、制御プログラム開発支援装置に搭載されたメモリとなる。

【0140】

上記したモニタリング機能とは、制御プログラム1の実行中にデバイスの値を参照し、数値またはグラフ等のグラフィカルな手段で表示する機能であり、実行中にデバイスの値を書き換えることも可能である。

【0141】

また、サンプリングトレース機能とは、スキャン毎に指定したデバイスの値を記録する機能である。図19は、このサンプリングトレース機能を説明するための説明図である。図19に示すように、サンプリングトレース機能では、指定デバイス（図中においては出力デバイスY0およびY1が示されている。）のタイミングチャートを作成することができる。なお、このサンプリングトレースにおいて、デバイスの値を記録する領域は、デバッガ110の中に確保することも可能であるし、実行環境中の使用していないメモリを使用することもできる。また、実行環境中にサンプリングトレース用のメモリを確保していてもよい。

【0142】

ステータスラッチ機能とは、実行中のある瞬間の全デバイスの値を記録する機能である。図20は、このステータスラッチ機能を説明するための説明図である。これらデバイスの値を記録する機能について記録を取るタイミング（すなわち、トリガ）は、指定デバイスが指定値になったとき、またはユーザがデバッガ110から手動により入力することができる。トリガがかかると、メモリの内容をステータスラッチメモリ42へコピーする。このステータスラッチメモリ42に保存されたメモリの内容は、デバッガ110によりモニタすることができる。

【0143】

つぎに、本実施の形態の特徴となるデバッグ手法について説明する。図21は、そのデバッグ手法を説明するための説明図である。ここでは、インストラクションリストで記述された入力ソースファイル、すなわち制御プログラム1を、コンバータ101によってC言語等の高級プログラミング言語で記述された高級言語変換ファイル4に変換し、コンパイラ108がその高級言語変換ファイル4をコンパイルすることによって実行コード9を生成するシステムを考える。

【0144】

まず、コンバータ101は、制御プログラム1を高級言語変換ファイル4に変換する際に、制御プログラム1を構成する各インストラクションリストの行番号の情報を、高級言語変換ファイル4内の対応する部分に挿入する。この処理は、

図示しているように、一般的なC言語の処理系が保有しているソースファイルの行番号を認識するコンパイラ命令“#line”によって実現することができる。

【0145】

このコンパイラ命令“#line”は、C言語のソースファイルの各行が、別のソースファイルの各行に対応するといった、コンパイラに対する特殊命令である。一般的なCコンパイラ、例えば、Free Software FoundationのGnu C Compilerや、Microsoft社のVisual C/C++コンパイラ等も、この機能をサポートしており、その構文は

#line 行番号 “ソースファイル名”
である。

【0146】

このように、元のインストラクションリストソースの各行に対応したコンパイラ命令を埋め込み、それを上記したGnu CやVisual Cのようなコンパイラ108でコンパイルすることにより、入力ソースファイルの行番号情報が埋め込まれた実行可能形式のオブジェクトファイル、すなわち実行コード9を得ることができる。

【0147】

これを、各コンパイラに対応したデバッガ、例えばGnu CならばGnu Debugger (gdb)、Visual Cならば、Microsoft社の統合開発環境Visual Studio付属のデバッガ上において、ステップ実行させると、各デバッガ上で元々の制御プログラム1が読み込まれ、その制御プログラム1上の行単位でステップ実行させることが可能になる。

【0148】

以上に説明したとおり、実施の形態6にかかる制御プログラム開発支援装置によれば、インストラクションリスト等のシーケンス処理用の言語で記述された制御プログラム1を変換して得られた高級プログラミング言語の高級言語変換ファイル4に、元の制御プログラム1の各インストラクションに対応する部分の記述

が挿入されているので、特に、制御プログラムの開発者が、インストラクションリストの記述に不慣れではあるが、C言語等の高級プログラミング言語について熟知している場合やその逆の場合に有効となり、制御プログラムの開発時間やデバッグ時間の短縮化を図ることができる。

【0149】

また、C言語等の高級プログラミング言語で記述された状態のプログラムファイルに対して修正をおこなった際に、元のインストラクションリスト等の制御プログラムを同時に変更することができるので、これら二者間の整合性を高めることも可能となる。

【0150】

実施の形態7.

つぎに、実施の形態7にかかるプログラマブルコントローラについて説明する。実施の形態7にかかるプログラマブルコントローラは、変更前の制御プログラムと変更後の制御プログラムの間の差分データに基づいて生成されたバイナリパッチを受信して記憶し、そのバイナリパッチを実行させることで、実行状態にあるシーケンス処理の所定のタイミングで、実行中の実行コードを新規な実行コードに差し替えるとともに、新規な実行コードによるシーケンス処理を継続することを特徴としている。

【0151】

図22は、実施の形態7にかかるプログラマブルコントローラにおいて、バイナリパッチを利用した実行コード置換処理を説明するための説明図である。まず、プログラマブルコントローラが全く新規な実行コードを受信して実行する処理について説明する。

【0152】

図22(a)に示すように、まず、制御プログラム開発支援装置20によって、実行コード8を生成する。この制御プログラム開発支援装置20による実行コード生成処理は、従来の制御プログラム開発支援装置または実施の形態1～6にかかる制御プログラム開発支援装置と同様であるので、ここではその説明を省略する。

【0153】

そして、プログラマブルコントローラ10は、上記した実行コード8を図示しない通信インターフェースを介して受け取り、プログラムローダ120によって、ワークメモリ等のメモリ14に読み込む。これにより、プログラマブルコントローラ10は、実行コード8に従ったシーケンス処理に移行することができる。

【0154】

つぎに、実行コード8の元のソースファイルとなる制御プログラム1に変更が生じ、その変更の結果、制御プログラム1'が生成されたとする。特に、この変更は、変更前の制御プログラム1に対して部分的な変更であるとし、全く新たな内容を一から書き下ろした訳ではないとする。この際、まず上述した実行コード生成処理と同様に、制御プログラム1'に対応した実行コード8'が生成される。そして、制御プログラム開発支援装置20は、保持してあった変更前の実行コード8を読み出し、その実行コード8と変更後の実行コード8'との差分データを差分データ生成ツール130によって生成する。

【0155】

なお、実行コード8や実行コード8'は、ASCIIコードで表されたテキストデータではなく、バイナリコードで表されたオブジェクトファイルである。よって、これら実行コード間のバイナリデータとしての差異は、元の制御プログラム1および1'間の差異程度の局所的なものになっている。例えば、コンパイラ100が、変更前の制御プログラム1の各行をオブジェクトファイル中の対応するブロック位置に変換しているだけのものならば、その差異は、何番目のブロック位置に新たにブロックが追加されたのみや、また、何番目のブロック位置が新たにこのブロックに置き換わったのみ程度しかない。

【0156】

また、その差異は、各実行コード中のテキストセグメント、データセグメント、bssセグメント（初期化されていないセグメント）等の差異でしかない。そのような差異を抽出し、ファイルとして出力するのが、差分データ生成ツール130であり、出力された差分データがバイナリパッチ7と呼ばれるものである。

【0157】

パッチとは、コンピュータの世界で一般に使われている、ファイルの差分から元データを再現する手法およびその差分データのことであり、一般的にはASCIIコードのいわゆるテキストファイル間の差分に基づいて新規なテキストファイルを生成するものであるが、それらをバイナリデータに対しておこなうようにしたものがバイナリパッチである。

【0158】

しかしながら、これらは、コンピュータ上のハードディスクのようないわゆる2次記憶装置上に置かれたファイルに対しておこなうものであり、実行中のメモリ上のプログラムに対しておこなうような手段ではない。ところが、実施の形態7にかかるプログラマブルコントローラでは、そのバイナリパッチ7を、実行中の実行コードに対しておこなう。

【0159】

よって、プログラマブルコントローラ10は、新たに生成された実行コード8ではなく、それよりもサイズの小さなバイナリパッチ7を、図示しない通信インターフェースを介して受け取り、フラッシュメモリ等の不揮発性メモリに保持する。

【0160】

ここで、プログラマブルコントローラ10上のプログラムローダ120は、パッチをあてるパッチャとしても機能し、実行状態にある実行コード8の繰り返ループ中の適当なタイミングで、バイナリパッチデータ7から情報を読み取り、実行中の実行コード8に対してコードの置換処理を実行する。すなわち、上述したように、あるブロック位置へのブロックの挿入や、ブロックの書き換え、または各セグメントに対する挿入・書き換え処理をおこなう。そして、プログラマブルコントローラ10は、実行コードの書き換えが終了すると、直ちにその新たな実行コードの実行をおこない、シーケンス処理を継続する。

【0161】

以上に説明したとおり、実施の形態7にかかるプログラマブルコントローラによれば、制御プログラムのうち変更箇所のみが記述された差分データに基づいて実行中の実行コードを自動的に置換するとともに、置換された新たな実行コード

によるシーケンス処理を継続するので、従来のように、変更後の実行コードをま
るごとプログラマブルコントローラ10に保持せずとも、その実行コードよりも
サイズの小さいバイナリパッチ7を保持すればよく、メモリ資源の縮小化を図る
ことができる。

【0162】

なお、上述した差分データによって制御プログラムの変更に対応する概念は、
インタプリタ型のプログラマブルコントローラにおいて、ラダーダイアグラムや
インストラクションリストに対しても適用することができる。

【0163】

実施の形態8.

つぎに、実施の形態8にかかる制御プログラム開発支援装置について説明する。
実施の形態8にかかる制御プログラム開発支援装置は、コンパイルすることによ
り得られる実行コードに、コンパイル前の制御プログラムのファイルを圧縮し
た形で挿入し、実行コードと制御プログラムの一元化を図ることを特徴としてい
る。

【0164】

図23は、実施の形態8にかかる制御プログラム開発支援装置における実行コ
ード生成処理を説明するための説明図である。まず、制御プログラム開発支援装
置は、インストラクションリスト等の制御プログラム1に対し、コンバータ10
1aにより、C言語等の高級プログラミング言語に変換し、その変換により得ら
れたC言語表現のプログラムファイル4aをCコンパイラ102に投入する。そ
して、Cコンパイラ102は、C言語表現のプログラムファイル4aをコンパ
イルしてオブジェクトファイル8aを出力する。

【0165】

一方で、制御プログラム開発支援装置は、ファイル圧縮ツール140によって
、制御プログラム1を圧縮して圧縮ファイル99を生成する。なお、上記したフ
ァイル圧縮ツール140としては、例えばgzip、bzip2、lha等を利用
することができる。このようなツールにより圧縮された圧縮ファイル99は、
ASCIIコードのテキスト形式ではなく、バイナリデータとなっている。

【0166】

つづいて、コンバータ101bによって、圧縮ファイル99をC言語表現のプログラムファイル4bに変換する。このように、圧縮ファイル99をコンバータ101bによってC言語表現に変換する理由は、圧縮された制御プログラムのソースコードを単なる添付ファイルとしてでなく、最終的に生成される実行コードの一部に含めるためである。

【0167】

図24は、制御プログラム1の内容であるソースファイルの例を示す図である。また、図25は、圧縮ファイル99を変換して得られたC言語表現の例を示す図である。図24に示すようなインストラクションリストで表された制御プログラム1は、上述したように、ファイル圧縮ツール140によって、バイナリデータとして表された圧縮ファイル99に変換される。

【0168】

その圧縮ファイル99が、例えば先頭のデータから“01h, 02h, 03h . . .”と並んでいたならば、コンバータ101bによって、1バイトデータ単位の配列{0x01, 0x02, 0x03,}のように変換される。なお、図25に示す配列データは、図24に示したソースファイルに対する変換結果である。

【0169】

このように、圧縮ファイルをCコンパイラ102で解釈できる形に変換してC言語表現のプログラムファイル4bを生成している。そして、Cコンパイラ102は、C言語表現のプログラムファイル4aと同様に、C言語表現のプログラムファイル4bをコンパイルしてオブジェクトファイル8bを出力する。

【0170】

Cコンパイラ102により生成された二つのオブジェクトファイル8aおよび8bは、リンカ150によってリンクされ、最終的に、プログラマブルコントローラにおいて直接実行可能な一つの実行コード90を得ることができる。すなわち、実行コード90には、実際にシーケンス処理に寄与する部分と制御プログラム1のソースコードの情報とによって構成されている。

【 0 1 7 1 】

このようにして得られた実行コード 9 0 は、一般に、プログラマブルコントローラの不揮発性メモリ等に保持されるが、例えば図 2 5 に示しているように、制御プログラム 1 を圧縮したデータは、`_Input Source` という名前の配列であり、そのファイル名が `sample.il.gz` であるとして実行コード内に含有されているため、その名前を元に、圧縮ファイル 9 9 を抽出することが可能である。そして、圧縮ファイル 9 9 を抽出した後は、ファイル圧縮ツール 1 4 0 において一般に備わっている展開機能や `gunzip`、`bunzip2` 等のような圧縮形式に対応する展開ツールを用いることにより、元の制御プログラム 1 を復元することが可能になる。

【 0 1 7 2 】

以上に説明したとおり、実施の形態 8 にかかる制御プログラム開発支援装置によれば、実際のシーケンス処理に寄与する部分とインストラクションリスト等の制御プログラム 1 のソースコード情報とが一体となった実行コードを生成するので、制御プログラムと実行コードとを一元化してプログラマブルコントローラに保持することができ、開発やデバッグ時に必要となる制御プログラムを消失した場合や現場のプログラマブルコントローラから直接制御プログラムを操作したい場合において、実行コードからその制御プログラムを取り出すことができるとともに、実行コードと制御プログラムの整合性を図ることもできる。

【 0 1 7 3 】

実施の形態 9.

つぎに、実施の形態 9 にかかるプログラマブルコントローラおよび制御プログラム開発支援装置について説明する。実施の形態 1 にかかるプログラマブルコントローラは、制御プログラムを実行コードにインタプリティングする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうことを特徴としており、実施の形態 9 にかかる制御プログラム開発支援装置は、制御プログラムを実行コードにコンパイルする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうことを特徴としている。

【 0 1 7 4 】

図 2 6 は、実施の形態 9 にかかる制御プログラム開発支援装置におけるコンパイル処理を説明するための説明図である。図 2 6 は、特に、ユーザが記述したインストラクションリスト等の制御プログラムである入力ソースファイル 1 を変換し、プログラマブルコントローラにおいて直接実行可能な実行コードとなる出力ファイル 7 0 を生成するシステムを示している。

【0175】

一般に、インストラクションリストは、LD 命令や OUT 命令が基本的に多く使用されることや、ユーザが同じ内容の処理をおこなう場合に、ある特定の命令を多用する等の理由により、命令の出現回数に多くの偏りを有している。また、多くのプログラムが、過去のプログラムの実績に基づく信頼性から多く流用されるため、それにより使用する命令の偏りも存在する。

【0176】

そこで、コンパイラに相当するプログラム変換ツール 1 6 0 では、パターン検出・並べ替え部 1 7 0 を備えている。パターン検出・並べ替え部 1 7 0 には、パターン出現カウント部 1 7 1 とパターン比較並べ替え部 1 7 2 を備えている。パターン出現カウント部 1 7 1 は、各プログラム変換ツール 1 6 0 で変換する際に、その命令の出現回数をカウントし、それをパターン出現頻度保存ファイル 6 0 に保存する。

【0177】

パターン比較並べ替え部 1 7 2 は、パターン出現頻度保存ファイル 6 0 から出現回数の多い命令の順番に、パターンマッチ部 1 8 0 の第 1 ～ 4 のパターン比較 1 8 1 a ～ 1 8 1 d をパターンマッチングの順番の先の方に並び替える。もちろん、各パターン比較に対する第 1 ～ 4 のアクション実行部 1 8 2 a ～ 1 8 2 d は連動する。これにより、出現頻度の多い命令ほど早くパターンマッチするため、処理を完了するまでの時間は短くなる。パターン比較並べ替え部 1 7 2 が並べ替えるタイミングは、命令一つ一つに対し、パターンマッチ部 1 8 0 から抜けて、行検出部 1 6 1 に戻るときでも良いし、プログラム変換ツール 1 6 0 が起動される際のタイミングでもよい。

【0178】

つぎに、この制御プログラム開発支援装置のコンパイル動作について説明する。図 2 7 は、実施の形態 9 にかかる制御プログラム開発支援装置におけるコンパイル動作を示すフローチャートである。

【 0 1 7 9 】

まず、制御プログラム開発支援装置は、プログラム変換ツール 1 6 0 に対して、入力ソースファイル 5 0 を入力する。ここで、入力ソースファイル 5 0 は、インストラクションリスト

LD X 0

AND X 1 0

OUT Y 0

等が記述されているものとする。

【 0 1 8 0 】

まず、制御プログラム開発支援装置は、後述するパターン出現頻度保存ファイル 6 0 を読み込み（ステップ S 4 0 1）、パターン比較並び替え部 1 7 2 によって、出現頻度の多い命令順を認識する（ステップ S 4 0 2）。これにより、パターン比較並び替え部 1 7 2 は、パターンマッチ部 1 8 0 内の第 1 ～ 4 のパターン比較部 1 8 1 a ～ 1 8 1 d およびそれらに対応する第 1 ～ 4 のアクション実行部 1 8 2 a ～ 1 8 2 d の並び替えをおこなう（ステップ S 4 0 3）。

【 0 1 8 1 】

そして、プログラム変換ツール 1 6 0 中において、行検出部 1 6 1 が入力ソースファイル 5 0 のうちの 1 行を検出し（ステップ S 4 0 4）、検出した 1 行が入力ソースファイル 5 0 の終了位置でないならば（ステップ S 4 0 5 否定）、それを意味解釈部 1 6 2 に渡す。

【 0 1 8 2 】

上記のインストラクションリスト例では、まず、“LD X 0” が最初に意味解釈部 1 6 2 に渡される。意味解釈部 1 6 2 では、これが LD 命令であることを解釈し、LD 命令の実行部を検索するためにパターンマッチ部 1 8 0 に LD 命令の実行部の検索をさせる（ステップ S 4 0 8）。

【 0 1 8 3 】

パターンマッチ部 1 8 0 では、内部的に実装されている各種パターン、上記例では、命令“LD”のアクションがどれかを、順番に第 1 のパターン比較 1 8 1 a、第 2 のパターン比較 1 8 1 b、第 3 のパターン比較 1 8 1 c、第 4 のパターン比較 1 8 1 d、というようにパターンマッチをおこない（ステップ S 4 0 9）、例えば、第 4 のパターン比較 1 8 1 d が LD 命令に関する内容ならば、その動作である第 4 のアクション実行部 1 8 2 d を実行する（ステップ S 4 1 0）。第 4 のアクション実行部 1 8 2 d は、LD 命令に対応した実行コード記述を出力ファイル 7 0 に出力し、パターン出現カウント部 1 7 1 により、その命令の出現頻度がカウントされる（ステップ S 4 1 1）。

【 0 1 8 4 】

この処理が終わると、再度、ステップ S 4 0 4 に戻り、上記例では、つぎの行である“AND X 1 0”に対して同じ処理を繰り返す。一方、検出した 1 行が入力ソースファイル 5 0 の終了位置であるならば（ステップ S 4 0 5 肯定）、出力ファイル 7 0 への書き込みを終了し（ステップ S 4 0 6）、パターン出現頻度保存ファイル 6 0 に、パターン出現カウント部 1 7 1 によってカウントされた結果を更新データとして保存する（ステップ S 4 0 7）。

【 0 1 8 5 】

以上に説明したとおり、実施の形態 9 にかかる制御プログラム開発支援装置によれば、制御プログラムを実行コードにコンパイルする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうので、コンパイルの際に、制御プログラムの各命令に適合する実行コードを迅速に発見でき、制御プログラムをコンパイルするための待ち時間を減少させることが可能になる

【 0 1 8 6 】

なお、上述したプログラム変換ツール 1 6 0 の動作は、インストラクションリスト等の制御プログラムを C 言語等の高級プログラミング言語で記述されたプログラムファイルに変換するコンバータに適用することも可能である。すなわち、上述した説明において、出力ファイル 7 0 に書き込まれる内容は、実行コードではなく、高級プログラミング言語の命令表現となる。

【 0 1 8 7 】

さらに、上述したプログラム変換ツール 1 6 0 の動作は、インタプリタ型のプログラマブルコントローラにも適用することができる。この場合、入力ソースファイル 5 0 は、インストラクションリストでも、それを変換した中間コードでもよく、第 1 ～ 4 のアクション実行部 1 8 2 a ～ 1 8 2 d で実行されるアクションは、実際のプログラマブルロジック処理になる。

【 0 1 8 8 】

なお、以上に説明した実施の形態 1 ～ 6、8 および 9 にかかる制御プログラム開発支援装置によって実現される機能と、実施の形態 1、7 および 9 にかかるプログラマブルコントローラによって実現される機能は、制御プログラムの開発とともにシーケンス処理も可能とする、いわゆるソフトウェアプログラマブルコントローラに搭載することも可能である。

【 0 1 8 9 】

【発明の効果】

以上、説明したとおり、この発明によれば、高速化実装手段を搭載した汎用マイクロプロセッサを備えるとともに、受信した実行コードが、その汎用マイクロプロセッサの高速化実装手段を用いて実行されるように最適化されているので、マイクロプロセッサが A S I C として提供される従来のプログラマブルコントローラと比較して、より高速にシーケンス処理を実行することができるという効果を奏する。

【 0 1 9 0 】

つぎの発明によれば、シーケンス制御用の言語で記述された制御プログラムを、高速化実装手段を搭載した汎用マイクロプロセッサで実行できる実行コードにコンパイルするので、パーソナルコンピュータ等に使用される汎用マイクロプロセッサを搭載したプログラマブルコントローラにおいて、シーケンス処理を実行させることができるとともに、コンパイル手段を変更することにより、様々な汎用マイクロプロセッサに対応した実行コードを得ることができるので、制御プログラムを変更せずとも様々なプログラマブルコントローラに対応することができ、過去の制御プログラムの資産の有効活用、制御プログラムの管理の一元化および制御プログラムの開発時間の効率化を図ることが可能になるという効果を奏す

る。

【0191】

つぎの発明によれば、制御プログラムを複数のブロックに分割して、分割したブロック毎にコンパイルして最終的な実行コードを得ることができるので、長大な一本の制御プログラムについて変更が生じた場合であっても、従来のように制御プログラム全体を再コンパイルすることなく、変更の生じた一部分だけを再コンパイルすることで実行コードを生成することができ、制御プログラムのデバッグや保守作業に要する時間を短縮することができるという効果を奏する。

【0192】

つぎの発明によれば、制御プログラムを複数のブロックに分割して、分割したブロックのそれぞれを汎用コンピュータ用高級言語に変換し、各ブロックに対応する汎用コンピュータ用高級言語のプログラムをコンパイルして最終的な実行コードを得ることができるので、長大な一本の制御プログラムについて変更が生じた場合であっても、従来のように制御プログラム全体を再コンパイルすることなく、変更の生じた一部分だけを再コンパイルすることで実行コードを生成することができるとともに、コンパイラとして従来の汎用コンピュータ用高級言語用のコンパイラを使用することができ、制御プログラムのデバッグや保守作業に要する時間を短縮することができるという効果を奏する。

【0193】

つぎの発明によれば、パーソナルコンピュータ等に使用される汎用マイクロプロセッサを搭載したプログラマブルコントローラに対して実行コードを生成するので、マイクロプロセッサがASICとして提供される従来のプログラマブルコントローラと比較して、パイプライン、スーパスカラ、アウトオブオーダー等の高速処理によって、高速にシーケンス処理を実行することができるという効果を奏する。

【0194】

つぎの発明によれば、制御プログラム分割手段が、ラダーダイアグラム内の所定のラングの切れ目において複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成するので、入力から出力までの一連の回路ブロックを単位と

してプログラムファイルを管理することができるとともに、コンパイル時における入出力デバイスのレジスタの最適化が分割によって阻害されるという事態を低減させることができ、特に、高速化実装手段を搭載したマイクロプロセッサに対しては、複数のラングの集まりで一つのブロックを構成することで、アウトオブオーダーのコードを出力するコンパイラの最適化機能を活用することができるという効果を奏する。

【 0 1 9 5 】

つぎの発明によれば、制御プログラム分割手段が、ラダーダイアグラム内の所定のラングの切れ目であってかつジャンプ命令に対するジャンプ先となる位置において複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成するので、コンパイラの最適化に影響を与えないとともに、分割後のプログラムファイルをサブルーチンとして管理することができ、制御プログラムのデバッグや保守作業を容易にするという効果を奏する。

【 0 1 9 6 】

つぎの発明によれば、制御プログラム分割手段が、ラダーダイアグラムにおいて共通の入力デバイスまたは出力デバイスに対する命令を含んだラングのすべてまたは一部を抽出し、抽出したラングのすべてまたは一部を一つのブロックとして複数のブロックに分割し、当該ブロック毎にプログラムファイルを生成するので、特定のデバイスに対する制御プログラムの変更が生じた際に、その部分に該当するプログラムファイルのみを変更して再コンパイルして実行コードを得ることができ、制御プログラムのデバッグや保守作業に要する時間を短縮することができるという効果を奏する。

【 0 1 9 7 】

つぎの発明によれば、制御プログラムを、コンパイルする前段において、一旦、参照されない変数の排除、冗長コードの排除、並べ替え等をおこなうことによって最適なコード体系に再構築するので、最適化されたコードにより構成された制御プログラムをコンパイル手段に提供することができ、コンパイルに要する時間の低減と実行時の速度の向上を図ることができるという効果を奏する。

【 0 1 9 8 】

つぎの発明によれば、処理時間が既知であるサンプルプログラムと実行コードに対応する制御プログラムとを対応付けた対応表から、シーケンス処理実行時間を見積もることができるので、従来は、コンパイラの最適化によって生成された実行コードの実際の処理時間とそれに対応する制御プログラム内の各インストラクションとを正確に対応付けて知得することが困難であったが、それが可能となるという効果を奏する。

【 0 1 9 9 】

つぎの発明によれば、インストラクションリストとそのインストラクションリストを変換することで得られた高級プログラミング言語の制御プログラムとの実行部分に対応付けてステップ実行できるとともにその部分を表示することができるので、インストラクションリストをコンパイルして得られた実行コードに基づいて動作するプログラマブルコントローラにおいても、ユーザが記述したインストラクションリストのステップ実行レベルで動作確認がおこなえるようになり、制御プログラムの開発およびデバッグ作業を容易にすることができるという効果を奏する。

【 0 2 0 0 】

つぎの発明によれば、現在実行されている実行コードと新たな実行コードとの差分データに基づいて、現在実行中の実行コードを、所定のタイミングで新たな実行コードに変更し、変更後の実行コードを継続的に実行させるので、実行コードに変更が生じた場合であっても、プログラマブルコントローラには新たな実行コードではなく、それよりもサイズの小さな差分データをメモリにダウンロードすることで実行コードの変更と実行状態の継続をさせることができ、プログラマブルコントローラのメモリ資源を多く要しないという効果を奏する。

【 0 2 0 1 】

つぎの発明によれば、制御プログラムと実行コードとを一元化してプログラマブルコントローラに保持するので、開発やデバッグ時に必要となる制御プログラムを消失した場合や現場のプログラマブルコントローラから直接制御プログラムを操作したい場合において、実行コードからその制御プログラムを取り出すことができるとともに、実行コードと制御プログラムの整合性を図ることもできると

いう効果を奏する。

【0202】

つぎの発明によれば、制御プログラムと実際に実行される実行コードとを一元化してあらためて実行コードとして生成するので、開発やデバッグ時に必要となる制御プログラムを消失した場合や現場のプログラマブルコントローラから直接制御プログラムを操作したい場合において、実行コードからその制御プログラムを取り出すことができるとともに、実行コードと制御プログラムの整合性を図ることもできるという効果を奏する。

【0203】

つぎの発明によれば、制御プログラムを実行コードにインタプリティングする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうので、インタプリティングの際に、制御プログラムの各命令に適合する実行コードを迅速に見出し、制御プログラムの実行時間を減少させることが可能になるという効果を奏する。

【0204】

つぎの発明によれば、制御プログラムを実行コードにコンパイルする際に、制御プログラムのうち出現頻度の高い命令順にパターンマッチングをおこなうので、コンパイルの際に、制御プログラムの各命令に適合する実行コードを迅速に見出し、制御プログラムをコンパイルするための待ち時間を減少させることが可能になるという効果を奏する。

【0205】

つぎの発明によれば、制御プログラムの開発とともにシーケンス処理も可能とする、いわゆるソフトウェアプログラマブルコントローラにおいて、上記した制御プログラム開発支援装置と上記したプログラマブルコントローラの各機能を実現することができるという効果を奏する。

【図面の簡単な説明】

【図1】 実施の形態1にかかるプログラマブルコントローラの概略構成を示すブロック図である。

【図2】 実施の形態1にかかる制御プログラム開発支援装置において、実

行コードの生成を説明するための説明図である。

【図 3】 実施の形態 2 にかかる制御プログラム開発支援装置において、制御プログラムの分割をとまなう実行コード生成処理を説明するための説明図である。

【図 4】 ラダーダイヤグラムの例を示す図である。

【図 5】 実施の形態 2 にかかる制御プログラム開発支援装置において、ステップ数と分割後ファイルの対応関係を示した表である。

【図 6】 実施の形態 2 にかかる制御プログラム開発支援装置において、ラング分割方法の処理を示したフローチャートである。

【図 7】 実施の形態 2 にかかる制御プログラム開発支援装置において、ジャンプ先ラベル名と分割後ファイルの対応関係を示した表である。

【図 8】 実施の形態 2 にかかる制御プログラム開発支援装置において、ジャンプ先分割方法の処理を示したフローチャートである。

【図 9】 実施の形態 2 にかかる制御プログラム開発支援装置において、機器分割方法の処理を示したフローチャートである。

【図 10】 実施の形態 2 にかかる制御プログラム開発支援装置において、制御プログラムに修正が生じた際の実行コード生成処理を説明するための説明図である。

【図 11】 実施の形態 3 にかかる制御プログラム開発支援装置において、制御プログラムの分割と高級プログラミング言語への変換をとまなう実行コード生成処理を説明するための説明図である。

【図 12】 実施の形態 3 にかかる制御プログラム開発支援装置において、高級プログラミング言語に一旦変換する場合の制御プログラムに修正が生じた際の実行コード生成処理を説明するための説明図である。

【図 13】 実施の形態 3 にかかる制御プログラム開発支援装置において、コンバータが制御プログラムの分割と高級プログラミング言語への変換をおこなう場合の実行コード生成処理を説明するための説明図である。

【図 14】 実施の形態 3 にかかる制御プログラム開発支援装置において、コンバータが制御プログラムの分割と高級プログラミング言語への変換をおこな

う場合に制御プログラムに修正が生じた際の実行コード生成処理を説明するための説明図である。

【図 1 5】 実施の形態 4 にかかる制御プログラム開発支援装置の実行コード生成処理を説明するための説明図である。

【図 1 6】 実施の形態 5 にかかる制御プログラム開発支援装置において、サンプルプログラムとそのサイズとその処理時間とを表した表である。

【図 1 7】 実施の形態 6 にかかる制御プログラム開発支援装置において、制御プログラムの開発環境および実行環境を説明するための説明図である。

【図 1 8】 実施の形態 6 にかかる制御プログラム開発支援装置におけるデバッグ作業を説明するための説明図である。

【図 1 9】 実施の形態 6 にかかる制御プログラム開発支援装置において、サンプリングトレース機能を説明するための説明図である。

【図 2 0】 実施の形態 6 にかかる制御プログラム開発支援装置において、ステータスラッチ機能を説明するための説明図である。

【図 2 1】 実施の形態 6 にかかる制御プログラム開発支援装置におけるデバッグ手法を説明するための説明図である。

【図 2 2】 実施の形態 7 にかかるプログラマブルコントローラにおいて、バイナリパッチを利用した実行コード置換処理を説明するための説明図である。

【図 2 3】 実施の形態 8 にかかる制御プログラム開発支援装置における実行コード生成処理を説明するための説明図である。

【図 2 4】 実施の形態 8 にかかる制御プログラム開発支援装置において、制御プログラムの内容であるソースファイルの例を示す図である。

【図 2 5】 実施の形態 8 にかかる制御プログラム開発支援装置において、圧縮ファイルを変換して得られた C 言語表現の例を示す図である。

【図 2 6】 実施の形態 9 にかかる制御プログラム開発支援装置におけるコンパイル処理を説明するための説明図である。


【図 2 7】 実施の形態 9 にかかる制御プログラム開発支援装置におけるコンパイル動作を示すフローチャートである。

【符号の説明】


1 制御プログラム、3-1~3-N 分割プログラム、4-1~4-N C
 言語表現、8, 8', 9 実行コード、10 プログラマブルコントローラ、1
 1 汎用マイクロプロセッサ、12 CPUコア、13 高速化実装技術部、
 14 メモリ、15 入出力制御部、16 通信インターフェース、20 制御
 プログラム開発支援装置、21 入力デバイス、22 出力デバイス、30 開
 発環境、40 実行環境、100, 108 コンパイラ、101, 101a, 1
 01b, 103 コンバータ、102 Cコンパイラ、106 エディタ、10
 7, 150 リンカ、110 デバッガ、140 ファイル圧縮ツール、160
 プログラム変換ツール、161 行検出部、162 意味解釈部、170 パ
 ターン検出・並べ替え部。

【書類名】 図面


【図1】




【図 2】



【図 3】




【図4】



【図5】

ステップ数	分割後ファイル名
0～99	Control1.il
100～199	Control2.il
・	・
・	・
・	・


【図6】




【図 7】

ジャンプ先ラベル名	分割後ファイル名
P 1	Control1.il
P 2	Control2.il
• • •	• • •


【図8】




【図9】




【図 1 0】




【図 11】




【図 1 2】




【図13】



【図14】




【図 1 5】




【図 16】

インストラクション	サイズ (ステップ数)	処理時間 (msec)
LD,OUT	1K	〇〇
LD,AND,OUT	1K	△△
⋮	⋮	⋮
LDI,AND,OUT	10K	□□
⋮	⋮	⋮


【図 17】




【図 1 8】




【図 1 9】




【図 2 0】




【図 21】



【図 22】



【図 23】



【図 24】

ソースファイル

LD	X0
OR	X2
LD	X1
OR	X3
ANB	
LD	X4
AND	X5
ORB	
OUT	M0
LD	X1C
MPS	
AND	M8
OUT	Y30
MPP	
OUT	Y31
LD	X1D
MPS	
AND	M9
MPS	
AND	M68
OUT	Y32
MPP	
AND	T0
OUT	Y33
MPP	
OUT	Y34

【図 25】

圧縮ファイルのC言語表現


```

signed char* _InputSourceName="sample.ll.gz";


unsigned char _InputSource[]={
    0x1f,0x8b,0x08,0x08,0x9b,0xd9,0x84,0x39,0x00,0x03,0x73,0x61,0x6d,0x70,0x6c,0x65,
    0x2e,0x69,0x6c,0x00,0xf3,0x71,0xe1,0x8c,0x30,0xe0,0xe5,0xf2,0x0f,0xe2,0x8c,0x30,
    0xe2,0xe5,0xf2,0x01,0xf2,0x0c,0x21,0x3c,0x63,0x5e,0x2e,0x47,0x8f,0x27,0x88,0x90,
    0x09,0x88,0x0d,0xa4,0x4d,0x41,0x52,0x40,0x31,0xff,0xd0,0x10,0x4e,0x5f,0x03,0xa8,
    0x72,0x67,0x5e,0x2e,0xdf,0x80,0x60,0x88,0x0a,0x5f,0x0b,0x88,0x64,0xa4,0xb1,0x01,
    0x48,0x34,0x00,0xc6,0x33,0x84,0xaa,0x75,0x41,0x56,0x6b,0x89,0xcc,0x31,0x83,0xeb,
    0x34,0x82,0xea,0x04,0x09,0x87,0x18,0xc0,0x44,0x8d,0x51,0xcc,0x03,0x3a,0x08,0x00,
    0x10,0xeb,0x7d,0x3a,0xb9,0x00,0x00,0x00};

```

【図 26】



【図 27】



【書類名】 要約書

【要約】

【課題】 より高速なシーケンス処理を実現するプログラマブルコントローラと制御プログラム開発支援装置を得ること。

【解決手段】 高速化実装技術により構築された汎用マイクロプロセッサ 1 1 を搭載したプログラマブルコントローラ 1 0 においてシーケンス処理を実行させるために、制御プログラム開発支援装置 2 0 がその汎用マイクロプロセッサ 1 1 において直接実行可能な実行コードを生成する。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000006013]

1. 変更年月日	1990年 8月24日
[変更理由]	新規登録
住 所	東京都千代田区丸の内2丁目2番3号
氏 名	三菱電機株式会社